[发明专利]一种基于FPGA的ADC采样数据校准方法及系统

权利要求书

1.一种基于FPGA的ADC采样数据校准方法，其特征在于，包括：

S1：获取ADC原始采样数据和ADC标准采样数据；根据ADC原始采样数据和ADC标准采样数据对神经网络进行训练，得到训练后的神经网络参数，其中，训练后的神经网络参数包括：第一参数和第二参数；

S2：将第一参数输入FPGA的RAM存储器，并根据第二参数在FPGA内部搭建一个顶层模块；

S3：FPGA获取待校准的ADC采样数据并保存至RAM存储器；

S4：FPGA获取用户的控制信号并根据控制信号将RAM存储器中待校准的ADC采样数据依次移位到n个寄存器，当n个寄存器都寄存有待校准的ADC采样数据时，FPGA产生标志信号；

S5：FPGA根据标志信号从RAM存储器中读取第一参数；并重复调用乘法器IP核将寄存器中待校准的ADC采样数据依次与第一参数相乘得到第一ADC校准数据；

S6：FPGA将第一ADC校准数据输入顶层模块，通过第二参数对第一ADC校准数据进行处理得到最终ADC校准数据；

S7：重复步骤S4-S6对所有待校准的ADC采样数据进行校准。

2.根据权利要求1所述的一种基于FPGA的ADC采样数据校准方法，其特征在于，所述神经网络的表达式包括：

Relu[i]＝Max(Dout_L1[i],0)

其中，D[j]表示第j个ADC原始采样数据，Weight_L1[i][j]表示神经网络隐藏层的第i组第j个权重参数，Dout_L1[i]表示神经网络隐藏层的第i组输出结果，Scale_L1表示神经网络隐藏层的系数；Bias_L1[i]表示神经网络隐藏层的第i组偏置参数；Relu[i]表示第i组激活函数；Weight_L2表示神经网络输出层的第i组权重参数；Scale_L2表示神经网络输出层的系数；Bias_L2表示神经网络输出层的偏置参数；Dout表示神经网络输出层的输出结果；X表示第一参数的分组数量；M表示第二参数的分组数量。

3.根据权利要求1所述的一种基于FPGA的ADC采样数据校准方法，其特征在于，所述第一参数包括：神经网络隐藏层的权重参数；

所述第二参数包括：神经网络隐藏层的系数、神经网络隐藏层的偏置参数、神经网络输出层的系数、神经网络的激活函数、神经网络输出层的偏置参数、神经网络输出层的权重参数。

4.根据权利要求1所述的一种基于FPGA的ADC采样数据校准方法，其特征在于，所述对神经网络进行训练的过程包括：

S11：将ADC原始采样数据作为训练样本输入神经网络，得到神经网络的输出结果；

S12：根据神经网络的输出结果和ADC标准采样数据计算神经网络的损失函数；

S13：不断调节神经网络的参数，直至损失函数小于设定阈值，完成模型的训练。

5.根据权利要求1所述的一种基于FPGA的ADC采样数据校准方法，其特征在于，所述神经网络的损失函数包括：

其中，L表示损失函数，n表示ADC原始采样数据的数量，Y_k表示第k个ADC原始采样数据通过神经网络输出的值，f(x_k)表示第k个ADC原始采样数据对应的ADC标准采样数据。

6.根据权利要求1所述的一种基于FPGA的ADC采样数据校准方法，其特征在于，所述通过第二参数对第一ADC校准数据进行处理得到最终ADC校准数据包括；

将第一ADC校准数据与神经网络隐藏层的系数相乘，得到第二ADC校准数据；

将第二ADC校准数据与神经网络隐藏层的偏置参数相加得到第三ADC校准数据；

将第三ADC校准数据输入Relu激活函数计算得出第四ADC校准数据；

将第四ADC校准数据与神经网络输出层的权重参数相乘得到第五ADC校准数据；

将第五ADC校准数据与神经网络输出层的系数相乘得到第六ADC校准数据；

将第六ADC校准数据与神经网络输出层的偏置参数相加得到最终ADC校准数据。

7.一种基于FPGA的ADC采样数据校准系统，所述ADC校准系统用于执行如权利要求1-6任一所述的一种基于FPGA的ADC采样数据校准方法，其特征在于，所述ADC校准系统包括：时钟模块、RAM存储器、ADC数模转换器、数据接收模块、输入控制模块、数据处理模块、寄存器组、乘法器、顶层模块；

时钟模块用于给整个系统提供时钟信号；

ADC数模转换器用于获取待校准的ADC采样数据；

数据接收模块用于接收训练后的神经网络参数，其中，训练后的神经网络参数包括：第一参数和第二参数；

RAM存储器用于存储待校准的ADC采样数据和第一参数；

输入控制模块用于接收用户的输入控制信号；

数据处理模块包括数据读取单元和数据校准单元；

数据读取单元用于根据输入控制信号读取RAM存储器中待校准的ADC采样数据，并将待校准的ADC采样数据依次移位到寄存器组，当寄存器组中都寄存有待校准的ADC采样数据时，数据处理模块产生标志信号；

数据校准单元用于根据标志信号，从RAM存储器中读取第一参数；并重复调用乘法器的IP核将寄存器组中待校准的ADC采样数据依次与第一参数相乘得到第一ADC校准数据；

顶层模块用于根据第二参数对第一ADC校准数据进行处理得到最终ADC校准数据。