[发明专利]模数加法指令

权利要求书

1.一种处理器，包括：

第一电路系统，用于将指令解码为经解码的指令，所述指令用于指示第一源操作对象、第二源操作对象、第三源操作对象和目的地操作对象；以及

第二电路系统，包括用于执行所述经解码的指令的处理资源，其中，响应于所述经解码的指令，所述处理资源配置成用于：

将第一源操作对象数据的第一整数元素与第二源操作对象数据的第二整数元素相加，以生成中间值；

确定所述中间值是否大于或等于第三源操作对象数据的第三整数数据元素；

响应于由所述处理资源确定了所述中间值大于或等于所述第三整数数据元素，向由所述目的地操作对象指定的位置输出所述中间值减所述第三整数数据元素的结果；以及

否则，向由所述目的地操作对象指定的所述位置输出所述中间值。

2.如权利要求1所述的处理器，其中，所述处理资源配置成用于经由多个并行执行通道执行所述经解码的指令，并且所述第一整数元素、所述第二整数元素和所述第三整数元素与所述多个并行执行通道中的第一执行通道相关联。

3.如权利要求2所述的处理器，其中，所述处理资源配置成用于经由所述第一执行通道执行以下操作：

将所述第一整数元素与所述第三整数元素进行比较，并将所述第二整数元素与所述第三整数元素进行比较；以及

响应于确定了所述第一整数元素或所述第二整数元素大于或等于所述第三整数元素，对比特掩码中的比特置位，其中，在所述比特掩码的、与所述第一并行执行通道对应的位置中对所述比特置位。

4.如权利要求3所述的处理器，其中，所述第一源操作对象数据和所述第二源操作对象数据按照包括多个数据元素的紧缩数据类型，并且所述多个数据元素内的每个数据元素位置与所述多个并行执行通道中的相应的并行执行通道相关联。

5.如权利要求4所述的处理器，其中，所述第三源操作对象数据按照包括多个数据元素的紧缩数据类型，并且所述多个数据元素内的每个数据元素位置与所述多个并行执行通道中的相应的并行执行通道相关联。

6.如权利要求4所述的处理器，其中，所述第三源操作对象数据包括单个数据元素，并且所述单个数据元素与所述多个并行执行通道中的每个并行执行通道相关联。

7.如权利要求4-6中的任一项所述的处理器，还包括寄存器堆，所述寄存器堆具有多个不同宽度的寄存器，其中，所述目的地操作对象、所述第一源操作对象、所述第二源操作对象和所述第三源操作对象各自指定所述寄存器堆内的寄存器。

8.如权利要求7所述的处理器，其中，所述目的地操作对象用于指定128比特寄存器、256比特寄存器或512比特寄存器，并且所述处理资源用于按照包括多个数据元素的紧缩数据类型向所述目的地输出所述结果。

9.如权利要求1所述的处理器，其中，所述第一源操作对象数据和所述第二源操作对象数据包括多个32比特整数数据元素，并且所述第三源操作对象数据包括至少一个32比特数据元素。

10.如权利要求1-9中的任一项所述的处理器，其中，所述第一源操作对象数据和所述第二源操作对象数据包括多个64比特整数数据元素，并且所述第三源操作对象数据包括至少一个64比特数据元素。