[发明专利]带隙基准电路在审
申请号: | 202211159835.2 | 申请日: | 2022-09-22 |
公开(公告)号: | CN115328258A | 公开(公告)日: | 2022-11-11 |
发明(设计)人: | 柴军营 | 申请(专利权)人: | 武汉泽声微电子有限公司 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 逯长明;车晓军 |
地址: | 430070 湖北省武汉市东湖新技术*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基准 电路 | ||
本申请实施例提供了一种带隙基准电路,通过设置第一晶体单元和第二晶体单元实现了分压,使得第二晶体单元上产生的随温度变化会降低的第二电压(也即CTAT电压)得以减小,以使CTAT电压随温度变化后降低的幅度减小,由于带隙基准电路是通过PTAT电压随温度变化升高的电压来补偿CTAT电压随温度变化降低的电压,从而输出一个随温度变化基本不变的固定电压值,这样,第一电阻上产生的第一电压(也即PTAT电压)的需求降低,所以带隙基准电路中就不需要设置面积较大(量级大)的第一电阻,且第一晶体单元和第二晶体单元的面积均较小,从而达到减小了带隙基准电路整体占用面积的技术效果。
技术领域
本申请实施例涉及恒压电路技术领域,尤其涉及一种带隙基准电路。
背景技术
带隙基准电路是一种常用在模拟芯片以及数字芯片中的电路,它可以用来提供基本不随温度和工艺变化的固定电压值。
现有的带隙基准电路为了获得固定的电压值,通常需要在电路结构中设置一个量级很大的电阻,这就使得带隙基准电路整体的占用空间较大,不利于后续的安装使用。
发明内容
本申请实施例提供了一种带隙基准电路,通过第一晶体单元将第二晶体单元上产生的随温度变化会降低的第二电压(也即CTAT电压)进行分压,使得第二晶体单元产生较小的CTAT电压,进而对第一电阻上产生的第一电压(也即PTAT电压)的需求降低,所以带隙基准电路中就不需要设置面积较大(量级大)的第一电阻,减小了带隙基准电路整体的占用空间。
本申请实施例提供了一种带隙基准电路,包括:电流生成单元、第一电阻、第一晶体单元、第二晶体单元;
电流生成单元的第一端分别与第一晶体单元的输入端以及第一电阻的第一端电连接,第一晶体单元的输出端与第二晶体单元的输入端之间的公共端与第一电阻的第二端电连接;电流生成单元的第二端与电源端电连接;电流生成单元的第三端以及第二晶体单元的输出端接地;
电流生成单元,用于基于电源端的电流,生成目标电流;
电流生成单元,还用于将目标电流输入至第一电阻,以在第一电阻上生成第一电压,以及,将目标电流输入至第二晶体单元,以在第二晶体单元上生成第二电压,带隙基准电路基于第一电压和第二电压生成带隙基准电压。
在一种可行的实现方式中,第一晶体单元包括第一场效应管;
第一场效应管的源极与电流生成单元的第一端电连接,第一场效应管的栅极、第一场效应管的漏极和第二晶体单元的输入端的公共端与第一电阻的第二端电连接。
在一种可行的实现方式中,第一场效应管为第一PMOS管;
第一PMOS管的源极与电流生成单元的第一端电连接,第一PMOS管的栅极、第一PMOS管的漏极和第二晶体单元的输入端的公共端与第一电阻的第二端电连接。
在一种可行的实现方式中,第一晶体单元包括两个第一场效应管,两个第一场效应管为第二PMOS管和第三PMOS管;
第二PMOS管的源极与电流生成单元的第一端电连接,第二PMOS管的栅极和第一PMOS管的漏极的公共端与第三PMOS管的源极电连接;
第三PMOS管的栅极、第三PMOS管的漏极和第二晶体单元的输入端的公共端与第一电阻的第二端电连接。
在一种可行的实现方式中,带隙基准电路还包括运算放大器;
运算放大器的同相输入端分别与第一晶体单元的输出端和第二晶体单元的输入端电连接,运算放大器的反相输入端和运算放大器的输出端的公共端与第一电阻的第二端电连接。
在一种可行的实现方式中,运算放大器的同相输入端与第一PMOS管的栅极、第一PMOS管的漏极、第二晶体单元的输入端的公共端电连接;
或者,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉泽声微电子有限公司,未经武汉泽声微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211159835.2/2.html,转载请声明来源钻瓜专利网。