[发明专利]时钟树电路和基于时钟树电路的信号传输方法

说明书

本申请涉及一种时钟树电路和基于时钟树电路的信号传输方法。所述电路包括：扫描链测试模式时钟模块，扫描链测试模式时钟模块的输出端与时钟选择生成器的输入端电连接；第一功能模式时钟模块组，第一功能模式时钟模块组的输出端与时钟选择生成器的输入端电连接；时钟选择生成器，时钟选择生成器的输入端分别与扫描链测试模式时钟模块的输出端和第一功能模式时钟模块组的输出端电连接，时钟选择生成器的输出端与设备的输入端电连接；时钟选择生成器用于选择并生成功能模式时钟和扫描链测试模式时钟；设备，设备的输入端与时钟选择生成器的输出端电连接。采用本电路能够实现芯片在功能模式下的动态功耗的降低。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种时钟树电路和基于时钟树电路的信号传输方法。

背景技术

作为检测电路缺陷的一种方法，扫描链(Scan)测试模式在大规模集成电路和汽车电子中是必选的。在带有微控制单元(Microcontroller Unit，MCU)和外设的系统中，功能模式一般具有丰富的时钟来源，常见的有：外灌管脚时钟、高速晶振时钟(HFXO)、利用HFXO产生的锁相环时钟(PLL)、高速内置时钟(HFRC)、低速内置时钟(LFRC)和低速晶振时钟(LFXO)。不同于功能模式，扫描链测试模式下的时钟来源是一个时钟，为来自某个外灌的芯片管脚(PAD)。

系统在扫描链测试模式下工作时，需要将在功能模式下不同的时钟来源需要切换为一个时钟来源来节省测试时间。然而，现有的时钟树电路的功能模式与扫描链测试模式对时序的要求不同。因此，为了实现时序收敛，现有的时钟树电路会在电路后端的时钟树实现上引入很多的缓冲(buffer)单元，导致芯片在功能模式下的动态功耗的增加。

发明内容

基于此，有必要针对上述技术问题，提供一种能够降低芯片在功能模式下的动态功耗的时钟树电路和基于时钟树电路的信号传输方法。

第一方面，本申请提供了一种时钟树电路。所述电路包括：

扫描链测试模式时钟模块，所述扫描链测试模式时钟模块的输出端与时钟选择生成器的输入端电连接；

第一功能模式时钟模块组，所述第一功能模式时钟模块组的输出端与所述时钟选择生成器的输入端电连接；

时钟选择生成器，所述时钟选择生成器的输入端分别与所述扫描链测试模式时钟模块的输出端和所述第一功能模式时钟模块组的输出端电连接，所述时钟选择生成器的输出端与设备的输入端电连接；所述时钟选择生成器用于选择并生成功能模式时钟和扫描链测试模式时钟；

设备，所述设备的输入端与所述时钟选择生成器的输出端电连接。

在其中一个实施例中，所述电路还包括：

第二功能模式时钟模块组，所述第二功能模式时钟模块组的输出端与数据选择器的输入端电连接；

数据选择器，所述数据选择器的输入端分别与所述扫描链测试模式时钟模块的输出端和所述第二功能模式时钟模块组的输出端电连接，所述数据选择器的输出端与所述设备的输入端电连接。

在其中一个实施例中，所述电路还包括：

异步分频器，所述异步分频器的输入端与所述扫描链测试模式时钟模块的输出端电连接，所述异步分频器的输出端与所述数据选择器的输入端电连接。

在其中一个实施例中，所述异步分频器，用于响应于功能模式的开机指令，关闭所述异步分频器。

在其中一个实施例中，所述设备包括：高速设备和低速设备，所述第一功能模式时钟模块组包括：高速时钟模块组和低速时钟模块组；

所述高速时钟模块组的输出端与所述时钟选择生成器的输入端电连接；所述高速时钟模块组用于生成高速时钟，给所述高速设备提供工作时钟频率；