[发明专利]半导体结构及其制备方法

说明书

本公开实施例提供一种半导体结构及其制备方法，涉及半导体技术领域。该半导体结构的制备方法包括提供具有阵列区和外围区的基底；形成覆盖基底的初始材料层；去除位于阵列区上的部分初始材料层，以在阵列区形成位线结构，并在相邻的位线结构之间形成存储节点接触结构；去除位于外围区上的初始材料层，以在外围区形成栅极结构。本公开通过先在阵列区上形成位线结构和存储节点接触结构，之后再在外围区上形成栅极结构。如此，可以避免形成位线结构和存储节点接触结构时多次热处理过程对栅极结构的损伤，提高了栅极结构的良率，进而提高了半导体结构的良率。

技术领域

本公开实施例涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称DRAM)，所形成的动态随机存储器通常包括阵列区和外围区，其中，阵列区用于设置多个存储单元和数据线(例如，位线结构和字线结构)。外围区内设置有逻辑电路，逻辑电路用于与阵列区内的数据线电性连接，以实现对数据信息的存储或者读取。

但是，在制备阵列区内的器件时，会对外围区的逻辑电路造成损伤，降低了半导体结构的良率。

发明内容

鉴于上述问题，本公开实施例提供一种半导体结构及其制备方法，用于提高半导体结构的良率。

本公开实施例的第一方面提供一种半导体结构的制备方法，其包括：

提供具有阵列区和外围区的基底；

形成覆盖所述基底的初始材料层；

去除位于所述阵列区上的部分所述初始材料层，以在所述阵列区形成位线结构，并在相邻的所述位线结构之间形成存储节点接触结构；

去除位于所述外围区上的所述初始材料层，以在所述外围区形成栅极结构。

在一些实施例中，提供具有阵列区和外围区的基底，包括：在所述基底中形成间隔排列的多个有源区，在位于所述阵列区的所述有源区上方形成初始接触结构。

在一些实施例中，形成覆盖所述基底的初始材料层，包括：在所述基底上方沉积依次层叠设置的初始半导体层、初始导电层和初始绝缘层。

在一些实施例中，形成的所述初始绝缘层的厚度为40nm～60nm。

在一些实施例中，所述形成位线结构，包括：刻蚀位于所述阵列区的所述初始材料层和初始接触结构，形成间隔排列的多条位线和位线接触结构，每条所述位线通过所述位线接触结构连接所述有源区；其中，每条所述位线包括依次层叠设置的第一半导体层、第一导电层和第一绝缘层。

在一些实施例中，所述形成位线结构，还包括在每条所述位线的侧壁形成隔离层。

在一些实施例中，形成所述位线结构之后，进行第一热处理，所述第一热处理的条件为：在620℃～680℃条件下退火12h～18h。

在一些实施例中，所述形成存储节点接触结构，包括：在位于相邻的所述隔离层之间的区域中填充介质层，刻蚀所述介质层，形成阵列排布的多个通孔，每个所述通孔暴露所述有源区的表面，在所述通孔内填充半导体材料，形成所述存储节点接触结构。

在一些实施例中，所述形成栅极结构，包括：形成掩膜层，所述掩膜层覆盖位于所述阵列区和所述外围区的所述基底，图案化位于所述外围区的所述掩膜层，于外围区的所述有源区的上方形成栅极叠层，所述栅极叠层包括依次层叠设置的第二半导体层、第二导电层和第二绝缘层。

在一些实施例中，所述形成栅极结构，还包括：在所述栅极叠层的侧壁形成第一隔离结构，对所述有源区的第一掺杂区进行离子注入。

在一些实施例中，所述方法还包括：形成第二隔离结构，所述第二隔离结构覆盖所述第一隔离结构的侧壁，对所述有源区的第二掺杂区进行离子注入。