[发明专利]处理器核、处理器、芯片、控制设备和指令融合方法

说明书

本发明提供了一种处理器核、处理器、芯片、控制设备和指令融合方法。其中，处理器核包括：取指单元，用于获取时序相邻的两条机器指令；融合检测单元，用于判断两条机器指令是否满足融合条件；若满足，则融合第一操作指令和第二操作指令，得到融合指令；译码单元，用于对融合指令进行译码操作，获得译码结果及融合指令对应的操作数；执行单元，用于按照融合指令的操作指示，对操作数进行掩码操作，获得融合指令的执行结果。本发明适用于包括CISC指令集、RISC指令集(特别是RISC‑V指令集)或VLIM指令集架构的各种芯片，如物联网芯片、音/视频芯片等。

技术领域

本发明实施例涉及处理器技术领域，尤其涉及一种处理器核、处理器、芯片、控制设备和指令融合方法。

背景技术

精简指令集计算机(Reduced Instruction Set Computer，RISC)的指令系统相对简单，要求硬件执行有限且常用的一组指令，通过结合编译技术实现复杂的操作。精简指令集由简单指令合成，能够覆盖管线式处理器的大多数使用场景。

随着现代处理器对性能要求的逐步提高，精简指令集覆盖不到的使用场景也需要进行硬件加速，目前的方式多为通过增加相应的指令来实现硬件加速，导致需要增加额外的指令编码来实现，且与现有的处理器指令系统的兼容性也较差。

发明内容

有鉴于此，本发明实施例提供一种指令融合方案，以至少部分解决上述问题。

根据本发明实施例的第一方面，提供了一种处理器核，包括：取指单元、融合检测单元、译码单元、执行单元和退休单元；其中：所述取指单元，用于获取时序相邻的两条机器指令；所述融合检测单元，用于判断所述两条机器指令是否满足融合条件，其中，所述融合条件至少包括：所述两条机器指令分别为用于指示加减操作的第一操作指令和用于指示掩码操作的第二操作指令；若满足所述融合条件，则融合所述第一操作指令和第二操作指令，得到融合指令；所述译码单元，用于对所述融合指令进行译码操作，获得译码结果及所述融合指令对应的操作数；所述执行单元，用于按照所述融合指令的操作指示，对所述操作数进行掩码操作，获得所述融合指令的执行结果。

根据本发明实施例的第二方面，提供了一种处理器，包括：如第一方面所述的处理器核。

根据本发明实施例的第三方面，提供了一种芯片，其特征在于，包括：如第一方面所述的处理器核；或者，包括如第二方面所述的处理器。

根据本发明实施例的第四方面，提供了一种控制设备，其特征在于，包括：如第一方面所述的处理器核；或者，包括如第二方面所述的处理器；或者，包括如第三方面所述的芯片。

根据本发明实施例的第五方面，提供了一种指令融合方法，包括：获取时序相邻的两条机器指令；判断所述两条机器指令是否满足融合条件，其中，所述融合条件至少包括：所述两条机器指令分别为用于指示加减操作的第一操作指令和用于指示掩码操作的第二操作指令；若满足所述融合条件，则融合所述第一操作指令和第二操作指令，得到融合指令；基于所述融合指令对所述两条机器指令进行指令处理。

根据本发明实施例的方案，当处理器核在处理时序相邻的两条机器指令时，若这两条机器指令能够满足相应的指令融合条件，如，这两条指令为指示加减操作的指令和指示掩码操作的指令，则可对这两条指令进行融合，以融合后的指令整体为单位进行后续处理。这是因为，对于加减法操作的运算逻辑，其通常会伴随有掩码操作，以进行操作过程中的数据抽取。基于此，可将该类运算逻辑和掩码操作进行融合，从而在不增加指令的情况下，实现硬件加速，提升处理器核的性能。并且，因为没有增加额外的指令，也避免了与已有的处理器指令系统兼容性差的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。