[发明专利]分支预测器、相关设备以及分支预测方法

说明书

本发明实施例提供了一种分支预测器、相关设备以及分支预测方法。所述分支预测器包括：基础预测器和带标签的多个标记分支预测器，其中，每个标记分支预测器具有两个存储单元，第一存储单元为单端口存储单元，用于存储当前标记分支预测器对应的标记预测表中的饱和计数器高位和标志位；第二存储单元为双端口存储单元，用于存储当前标记分支预测器对应的标记预测表中的饱和计数器低位和有效位。本发明实施例适用于包括CISC指令集、RISC指令集(特别是RISC‑V指令集)或VLIM指令集架构的各种芯片，如物联网芯片、音/视频芯片等。

技术领域

本发明实施例涉及芯片技术领域，尤其涉及一种分支预测器、含有分支预测器的相关设备以及分支预测方法。

背景技术

随着现代处理器的不断发展，处理器中会包含分支预测器，以提高处理器的性能。分支预测器在处理器的条件分支指令(改变程序流程的指令，如果分支条件成立，下一条将要执行的指令会被改变)执行结束之前，猜测哪一路分支将会被运行，以提高处理器的指令流水线的性能，改善指令管线化的流程。但在某些分支预测器(如混合式分支预测器如TAGE预测器)的操作过程中，既需要读取其对应的存储器的历史执行结果进行分支预测，也需要将预测结果写入到存储器中进行更新，导致了存储器的读写冲突。

为了避免该问题，现有技术存在一些分支预测方案能够解决读写冲突的方案，例如，一种方式是，解耦前端流水线和预测器，但该种方式增加了更多的电路逻辑，增加了处理器的面积和功耗；另一种方式中，在发生读写冲突时，暂停流水线，待写操作完成后再进行读操作，但该种方式会导致处理器性能损失。

因此，如何在兼顾处理器的功耗、面积以及性能的情况下，有效避免分支预测器的读写冲突，成为亟待解决的问题。

发明内容

有鉴于此，本发明实施例提供一种分支预测器、相关设备以及分支预测方法，以至少部分解决上述问题。

根据本发明实施例的第一方面，提供了一种分支预测器。分支预测器包括：基础预测器和带标签的多个标记分支预测器，其中，每个标记分支预测器具有两个存储单元，所述两个存储单元为第一存储单元和第二存储单元；其中：所述第一存储单元为单端口存储单元，所述第一存储单元用于存储当前标记分支预测器对应的标记预测表中进行分支跳转预测的预设位数的饱和计数器高位和用于分支命中判断的标志位；所述第二存储单元为双端口存储单元，所述第二存储单元用于存储当前标记分支预测器对应的标记预测表中进行饱和更新的预设位数的饱和计数器低位和用于指示当前标记分支预测器的预测表的表项的有效性的有效位。

根据本发明实施例的第二方面，提供了一种处理器核，包括：根据第一方面所述的分支预测器。

根据本发明实施例的第三方面，提供了一种管线式处理器。管线式处理器包括根据第一方面所述的分支预测器；或者，根据第二方面所述的处理器核。

根据本发明实施例的第四方面，提供了一种芯片，包括：根据第一方面所述的分支预测器；或者，根据第二方面所述的处理器核；或者，根据第三方面所述的处理器。

根据本发明实施例的第五方面，提供了一种控制设备，包括：根据第一方面所述的分支预测器；或者，根据第二方面所述的处理器核；或者，根据第三方面所述的处理器；或者，根据第四方面所述的芯片。