[发明专利]一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法

说明书

本发明涉及芯片验证技术领域，尤其涉及一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法。一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法，该模型包括ROM模型及信号端子；ROM模型内嵌于FPGA；EFUSE模型的各信号端子与待验证芯片中EFUSE的各信号端子对应，且分别连接至ROM模型中与其功能匹配的端子；ROM模型用于存储待验证芯片当次启动模式所对应的EFUSE值。本发明在ROM模型基础上搭建EFUSE模型，实现与FPGA的兼容，在验证芯片不同模式下启动时，无需进行多次综合FPGA工程，节省了时间，提高了效率。

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种用于FPGA验证启动的EFUSE模型及FPGA验证启动的方法。

背景技术

芯片流片前需要对其设计进行验证，FPGA(Field Programmable Gate Array，现场可编程门阵列)几乎可以完全映射芯片的逻辑设计，用于芯片验证具有速度快、覆盖场景多等优势，目前已成为芯片验证中必不可少的重要手段。

EFUSE(electronic fuse，一次性可编程存储器)是一种一次性烧写的非易失性存储器，用于储存芯片启动的相关信息。采用FPGA验证芯片启动过程的时候，通常会用到EFUSE中的值，但是EFUSE厂商在前端往往只提供verilog(一种硬件描述语言)模型，其中包含大量不可综合的语句，导致EFUSE与FPGA不兼容。

在验证中，FPGA是一个重要的验证手段。芯片启动具有多种不同的模式，不同模式需采用不同的EFUSE值。由于EFUSE与FPGA不兼容，当采用FPGA验证芯片不同模式下的启动时，只能预先将待验证模式对应的EFUSE值写入FPGA，再进行综合FPGA工程。验证不同模式就需要进行多次综合FPGA工程，耗时较多。在芯片规模越来越大的今天，这一工作耗时也越来越多，影响了芯片验证的效率。

发明内容

本发明要解决的技术问题在于，针对相关技术的上述缺陷，提供一种用于FPGA验证启动的EFUSE模型及FPGA验证启动方法，以解决EFUSE与FPGA不兼容而导致验证启动需多次综合FPGA工程，耗时长、效率低的问题。

本发明解决其技术问题所采用的技术方案是：提供一种用于FPGA验证启动的EFUSE模型，所述EFUSE模型包括ROM模型及信号端子包括ROM模型及信号端子；所述ROM模型内嵌于FPGA；所述EFUSE模型的信号端子与待验证芯片中EFUSE的信号端子对应；所述EFUSE模型的各信号端子分别连接至所述ROM模型中与所述各信号端子功能匹配的端子；所述ROM模型用于存储所述待验证芯片当次启动模式所对应的EFUSE值。

其中，较佳方案是：所述EFUSE模型包括读写控制信号端子，所述ROM模型包括时钟信号端子，所述读写控制信号端子与所述时钟信号端子连接。

其中，较佳方案是：所述EFUSE模型包括总电源开关信号端子，所述ROM模型包括复位信号端子，所述总电源开关信号端子与所述复位信号端子连接。

其中，较佳方案是：所述EFUSE模型包括烧录电源开关信号端子和模式选择信号端子；所述ROM模型包括读使能信号端子；

所述EFUSE模型还包括组合逻辑模型，所述烧录电源开关信号端子和模式选择信号端子通过组合逻辑模型与所述读使能信号端子连接。

其中，较佳方案是：所述组合逻辑模型用于根据所述烧录电源开关信号和模式选择信号判断所述EFUSE模型当前是否为读模式。

其中，较佳方案是：所述EFUSE模型和ROM模型均包括地址信号端子，所述EFUSE模型的地址信号端子和ROM模型的地址信号端子对应连接。

其中，较佳方案是：所述EFUSE模型和ROM模型均包括数据信号端子，所述EFUSE模型的数据信号端子和ROM模型的数据信号端子对应连接。