[发明专利]进位链计时校准方法、装置、设备及存储介质

权利要求书

1.一种进位链计时校准方法，其特征在于，包括：

获取随机时钟信号和主时钟信号；

根据所述随机时钟信号和所述主时钟信号，获取测试脉冲信号；

将所述测试脉冲信号输入进位链，确定位于每一传输级数的信号所对应的延迟时间，以生成查找表，所述查找表用于确定输入进位链的信号所对应的延迟时间；

当接收到输入所述进位链的测量信号，结合所述随机时钟信号和所述主时钟信号，确定对应的校准修正因子；

根据所述校准修正因子对所述查找表内的所述延迟时间进行校准修正，并获取经校准修正后的校准时间。

2.根据权利要求1所述的进位链计时校准方法，其特征在于，所述获取随机时钟信号和主时钟信号包括：

基于外部晶振提供的固定频率以及倍频系数，生成第一时钟信号，并以所述第一时钟信号作为所述主时钟信号；

基于环形振荡器，生成第二时钟信号，并以所述第二时钟信号作为所述随机时钟信号。

3.根据权利要求1所述的进位链计时校准方法，其特征在于，所述随机时钟信号和所述主时钟信号呈非相关性，所述随机时钟信号和所述主时钟信号满足以下至少一项：

所述随机时钟信号和所述主时钟信号的频率比值为小数；

所述随机时钟信号和所述主时钟信号的抖动和频率漂移大于预设阈值；

所述主时钟信号与所述随机时钟信号的频率差值位于预设的频率范围内。

4.根据权利要求1所述的进位链计时校准方法，其特征在于，所述根据所述随机时钟信号和所述主时钟信号，获取测试脉冲信号包括：

以所述主时钟信号对所述随机时钟信号进行采样，获取采样时钟信号；

根据预设的运算规则，对所述采样时钟信号和所述随机时钟信号进行逻辑运算，生成所述测试脉冲信号。

5.根据权利要求1所述的进位链计时校准方法，其特征在于，所述进位链内对应有多个依次连接的延迟单元，信号在所述进位链内的传输级数与经过的所述延迟单元相关；

所述将所述测试脉冲信号输入进位链，确定位于每一传输级数的信号所对应延迟时间，以生成查找表，所述查找表用于确定输入进位链的信号所对应的延迟时间包括：

确定所述测试脉冲信号在所述进位链中的传输级数以及在对应的各所述延迟单元上的脉冲数量；

根据所述传输级数和所述脉冲数量，并基于预设的时延计算公式，确定在每一传输级数所对应的延迟时间。

6.根据权利要求5所述的进位链计时校准方法，其特征在于，在所述延迟单元上的延迟时间与所述进位链的总延迟时间的比值和每一个所述延迟单元上的脉冲数量与所述进位链上的脉冲数量的比值相同。

7.根据权利要求1-6任一项所述的进位链计时校准方法，其特征在于，所述校准修正因子为所述随机时钟信号对应的输出波形频率与所述测量信号的实时波形频率的比值。

8.一种进位链计时校准装置，其特征在于，包括：

第一信号获取模块，配置为获取随机时钟信号和主时钟信号；

第二信号获取模块，配置为根据所述随机时钟信号和所述主时钟信号，获取测试脉冲信号；

延时确定模块，配置为将所述测试脉冲信号输入进位链，确定位于每一传输级数的信号所对应的延迟时间，以生成查找表，所述查找表用于确定输入进位链的信号所对应的延迟时间；

修正确定模块，配置为当接收到输入所述进位链的测量信号，结合所述随机时钟信号和所述主时钟信号，确定对应的校准修正因子；

计时校准模块，配置为根据所述校准修正因子对所述查找表内的所述延迟时间进行校准修正，并获取经校准修正后的校准时间。

9.一种进位链计时校准设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，当一个或多个所述程序被一个或多个所述处理器执行，使得一个或多个所述处理器实现如权利要求1-7中任一项所述的进位链计时校准方法。

10.一种存储计算机可执行指令的存储介质，其特征在于，所述计算机可执行指令在由处理器执行时用于执行如权利要求1-7中任一项所述的进位链计时校准方法。