[发明专利]一种制造工艺及其应用

说明书

本公开涉及一种掩膜制造工艺及其应用。该掩膜制造工艺包括提供一载体，在载体上形成能用做电镀工序中的电镀电极层；在电镀电极层上形成至少由第一材料层和第二材料层构成的复合电镀掩膜层；其中，第一材料层具有第一刻蚀部，第一刻蚀部具有第一关键尺寸(critical dimention)；第二材料层至少覆盖第一刻蚀部的侧壁，以将第一刻蚀部塑形成具有第二关键尺寸的第二刻蚀部；其中，第一材料层能分辨的最小线条宽度大于第二材料层能分辨的最小线条宽度。

技术领域

本公开内容涉及一种制造工艺，更具体而言，涉及一种掩膜制造工艺。

背景技术

芯片封装中的一种常见技术是倒装技术。倒装技术是将芯片的带有键合焊盘的有源面，借助焊料凸块将芯片的焊盘与印制电路板(Printed Circuit Board，PCB)板或其他的基板互连。

以谐振器芯片为例，图1-图4示出了现有谐振器芯片倒装的工艺流程。如图1所示，谐振器芯片具有器件基板10和封盖基板20。器件基板10上形成有谐振器元件11，器件基板10与封盖基板20利用晶圆级封装技术进行封装。封装盖板20上可以具有多个贯通孔21，在贯通孔21的两端可以分别形成焊盘、凸块或重布线等电连接部件，器件基板10上与电连接部件对应的位置处形成有焊盘12，焊盘12与电连接部件连接，用于与信号线或接地线电性连接。在封装盖板的表面上形成聚酰亚胺或称为PI胶层24，PI胶层24暴露出电连接部件上表面的一部分，在PI胶层24的上表面以及电连接部件上形有凸块下金属层25(under-bumpmetallization，UBM)。如图2所示，在凸块下金属层25上形成图案化的光刻胶层26，图案化的光刻胶层26露出需要电镀的区域，在需要电镀的区域中依次电镀铜(Cu)27、镍(Ni)28和锡(Sn)29。去除光刻胶后，进行湿法腐蚀，以去除电镀区域以外的金属层，然后通过回流形成铜柱(copper pillar)和焊接凸块30(solder bump)。

在上述谐振器芯片的封装制造过程中，由于电镀的各层金属的总厚度较厚，一般需要70微米以上，从而相应的使得光刻胶层26也需要较厚的厚度，以更好的控制电镀时各层金属的尺寸，以及便于回流后形成满足设计要求的形状。如果光刻胶层26的厚度偏薄，电镀的上层金属的尺寸在水平方向上会相对于光刻胶层26的厚度较厚情况下的上层金属的尺寸偏大；在回流的过程中，这些液态的Sn容易坍塌或溢流到铜柱之外的地方。

行业中仅有极少数的公司生产的光刻胶在厚度和曝光尺寸精度上能满足芯片级封装要求，且价格非常昂贵，因此造成芯片生产成本高，且物料供应链上容易受制于人。

发明内容

本公开内容针对上述技术问题，通过精心改进工艺流程，设计出一种电镀掩膜制造工艺以替代曝光尺寸精度能满足芯片级要求且厚度能形成较厚的光刻胶掩膜。本公开内容大幅降低芯片生产成本的同时又能满足芯片制造中的高精度要求，避免掩膜使用上受困于极少数家公司生产的光刻胶。

在下文中将给出关于本公开内容的简要概述，以便提供关于本公开内容某些方面的基本理解。应当理解，此概述并不是关于本公开内容的穷举性概述。它并不是意图确定本公开内容的关键或重要部分，也不是意图限定本公开内容的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。

根据本公开内容的一方面提供一种掩膜制造工艺，该掩膜制造工艺包括：提供一载体，在所述载体上形成能用做电镀工序中的电镀电极层；在所述电镀电极层上形成至少由第一材料层和第二材料层构成的复合电镀掩膜层；其中，所述第一材料层具有第一刻蚀部，所述第一刻蚀部具有第一关键尺寸(critical dimention)；所述第二材料层至少覆盖所述第一刻蚀部的侧壁，以将所述第一刻蚀部塑形成具有第二关键尺寸的第二刻蚀部；其中，所述第一材料层能分辨的最小线条宽度大于所述第二材料层能分辨的最小线条宽度。

进一步的，所述电镀电极层是凸块下金属层。

进一步的，所述第一材料层是致密材料以便承受电镀工序中的镀液腐蚀。