[发明专利]非易失性存储器件、存储设备及其操作方法

说明书

根据本公开，一种非易失性存储器件可以包括：运算放大器，将参考电压与反馈节点的电压进行比较；第一反馈网络电路，通过响应于运算放大器的输出电压对输入电压进行分压来生成第一输出电压，并且响应于第一反馈信号将与第一输出电压相对应的电压发送到反馈节点；第二反馈网络电路，通过响应于运算放大器的输出电压对输入电压进行分压来生成第二输出电压，并且响应于第二反馈信号将与第二输出电压相对应的电压发送到反馈节点；以及第三反馈网络电路，通过响应于运算放大器的输出电压对输入电压进行分压来生成第三输出电压，并且响应于第三反馈信号将与第三输出电压相对应的电压发送到反馈节点。

相关申请的交叉引用

本申请要求于2021年11月11日在韩国知识产权局递交的韩国专利申请No.10-2021-0154761和于2022年2月17日在韩国知识产权局递交的韩国专利申请No.10-2022-0020548的优先权，所述专利申请的全部公开内容通过引用并入本文以用于所有目的。

技术领域

本发明构思的各方面涉及非易失性存储器件、具有非易失性存储器件的存储设备及其操作方法。

背景技术

通常，具有非易失性存储器件的存储设备已广泛用于通用串行总线(USB)驱动器、数码相机、移动电话、智能电话、平板计算机、PC、存储卡、固态驱动器(SSD)等。存储设备有用地用于存储或移动大量数据。近来，存储设备已经小型化，并且以嵌入形式实现在电子设备中。

发明内容

根据示例实施例，一种非易失性存储器件包括：运算放大器，该运算放大器将参考电压与反馈节点的电压进行比较；第一反馈网络电路，该第一反馈网络电路通过响应于运算放大器的输出电压对输入电压进行分压来生成第一输出电压，并且响应于第一反馈信号将与第一输出电压相对应的电压发送到反馈节点；第二反馈网络电路，该第二反馈网络电路通过响应于运算放大器的输出电压对输入电压进行分压来生成第二输出电压，并且响应于第二反馈信号将与第二输出电压相对应的电压发送到反馈节点；以及第三反馈网络电路，该第三反馈网络电路通过响应于运算放大器的输出电压对输入电压进行分压来生成第三输出电压，并且响应于第三反馈信号将与第三输出电压相对应的电压发送到反馈节点。

根据示例实施例，一种操作非易失性存储器件的方法包括：通过对输入电压进行分压来设置共享运算放大器的调节器的公共相；使用运算放大器来设置调节器的每个划分相，以生成输出电压；以及与字线区域相对应地施加调节器的输出电压。

根据示例实施例，一种存储设备包括：至少一个非易失性存储器件；以及控制该至少一个非易失性存储器件的控制器，其中，该至少一个非易失性存储器件包括具有连接到字线和位线的多个页的多个存储块、生成与其中字线被划分为多个区域的区域相对应的区域电压的区域电压发生器、以及在编程操作、读取操作或擦除操作期间控制区域电压发生器的控制逻辑，并且区域电压发生器包括调节器，该调节器共享运算放大器，向运算放大器顺序地输出对应的反馈电压以生成区域电压，并将区域电压施加到对应的区域。

根据示例实施例，一种非易失性存储器件包括：存储单元阵列，该存储单元阵列包括具有连接到多条字线和多条位线的多个存储单元的多个存储块；行解码器，该行解码器响应于地址来选择多条字线之一；页缓冲器电路，该页缓冲器电路具有连接到多条位线的多个页缓冲器；电压发生电路，该电压发生电路生成要施加到多条字线的字线电压；以及控制逻辑，该控制逻辑通过控制引脚接收命令锁存使能(CLE)信号、地址锁存使能(ALE)信号、芯片使能(CE)信号、写入使能(WE)信号、读取使能(RE)信号和DQS信号，并通过根据CLE信号和ALE信号在WE信号的边缘处锁存命令或地址来执行编程操作、读取操作或擦除操作，其中，电压发生电路包括区域电压发生器，该区域电压发生器通过重复与一个运算放大器的反馈路径连接来生成与其中多条字线被划分为多个字线区域的区域相对应的区域电压，并将区域电压施加到对应的区域。