[发明专利]用于异步数据传输的电路

说明书

本申请提供一种异步数据传输的电路，包括：数据输入端，用于输入数据；第一时钟域电路，所述第一时钟域电路包括第一时钟，或门，第一触发器以及第一边沿检测电路；第二时钟域电路，包括第二时钟，第二触发器，第三触发器，第四触发器以及第二边沿检测电路；数据输出端，用于接收所述第二时钟域电路的第二边沿检测电路输出的数据。本申请的异步数据传输的电路不仅可以有效的防止亚稳态，还可以有效的防止过采、漏采。

技术领域

本申请涉及集成电路技术领域领域，尤其涉及一种用于异步数据传输的电路。

背景技术

数字集成电路设计中，由于触发器的建立时间或保持时间不满足，触发器会进入亚稳态，使得该单元的输出无法预测，且这种不稳定是会沿着信号通道的各个触发器级联传播，造成电路失效。信号从两个不同的时钟域进行传递的时候，由于不相干时钟之间的时间关系不确定，更容易导致亚稳态。此外，脉冲信号从快时钟域输出的有效宽度小于慢时钟周期时，慢时钟域直接去采集这种窄脉冲信号，信号传递会漏掉。反之，快时钟域直接去采集来自快时钟域的宽脉冲信号，会导致重复取数据。因此，不同时钟域之间的数据传递需要进行同步。

发明内容

本申请的目的在于提供一种异步数据传输的电路，以解决现有技术的异步数据传输的电路存在的跨时钟域的数据过采、漏采、亚稳态等数据传递问题。

为解决上述技术问题，本申请提供了一种异步数据传输的电路，包括：

数据输入端，用于输入数据；

第一时钟域电路，所述第一时钟域电路包括第一时钟，或门，第一触发器以及第一边沿检测电路，其中，所述第一边沿检测电路，用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至所述或门；所述或门的两个输入端分别连接所述数据输入端和所述第一边沿检测电路的输出端，所述或门的输出端连接所述第一触发器的输入端；所述第一触发器的同向输出端连接所述第一边沿检测电路的第一个输入端；所述第一时钟连接所述第一触发器的触发端；

第二时钟域电路，包括第二时钟，第二触发器，第三触发器，第四触发器以及第二边沿检测电路，其中，所述第二触发器的输入端连接所述第一触发器的同向输出端，所述第二触发器的同向输出端同时连接所述第一边沿检测电路的第二个输入端和所述第三触发器的输入端；所述第三触发器的同向输出端连接所述第四触发器的输入端，并且所述第四触发器的同向输出端和第三触发器的同向输出端分别连接所述第二边沿检测电路的输入端；所述第二边沿检测电路用于用于在脉冲信号的边沿出现时捕捉所述脉冲信号的边沿并产生另一个脉冲信号并输出至数据输出端；所述第二时钟同时连接所述第二触发器，第三触发器和第四触发器的触发端；

数据输出端，用于接收所述第二时钟域电路的第二边沿检测电路输出的数据。

本申请实施例中，所述第一时钟和所述第二时钟的脉冲频率不同。

本申请实施例中，所述电路还包括复位信号，同时连接所述第一触发器，第二触发器，第三触发器和第四触发器的复位端。

本申请实施例中，所述输入数据为随机的高电平或者低电平信号。

本申请实施例中，所述第一边沿检测电路由非门和第一与门构成，其中，所述第一边沿检测电路的第二个输入端的信号通过所述非门后接入所述第一与门。

本申请实施例中，所述第二边沿检测电路由第二与门和一个取反电路构成，其中来自所述第四触发器的同向输出端的信号通过取反电路后接入所述第二与门。

本申请实施例中，所述第一触发器，第二触发器，第三触发器和第四触发器为D触发器。

本申请的技术方案有如下的有益效果：

1、本申请涉及的电路结构完全由数字电路构成，可以很方便的在现场可编程门阵列(FPGA)和专用集成电路(ASIC)中实现，不需要特别的工艺条件。