[发明专利]超低亚阈值摆幅的阈值开关晶体管及其制备方法

说明书

本发明涉及一种超低亚阈值摆幅的阈值开关晶体管及其制备方法，阈值开关晶体管包括衬底、浅沟槽隔离区、底部电极层、介质材料层、顶部电极层和栅极保护层，浅沟槽隔离区形成于衬底上且隔离至少两个相邻的有源区，底部电极层形成于衬底的上表面，介质材料层为易失性电阻调节材料层且形成于底部电极层的上表面，顶部电极层形成于介质材料层的上表面，顶部电极层、介质材料层和底部电极层形成具有栅极图案的栅极结构，栅极保护层覆盖栅极结构的侧面。利用易失性电阻调节材料的特性，使得阈值开关晶体管实现阈值电压的高速转换，产生阈值电压调节，打破传统MOSFET的亚阈值斜率限制，且该阈值开关晶体管可以适用于低电压和低功耗领域。

技术领域

本发明涉及阈值开关晶体管领域，尤其涉及一种超低亚阈值摆幅的阈值开关晶体管及其制备方法。

背景技术

当前，缩小晶体管的尺寸已经成为半导体行业共同目标。然而，随着器件尺寸不断缩小以及器件集成度不断提高，功耗成为限制集成电路发展的关键问题，尤其是当器件的特征尺寸进入纳米范围时，短沟道效应等对器件的不利影响变得更加显著，亚阈值摆幅(Subthreshold Swing，SS)增加，并且随着器件阈值电压的降低，集成电路的功耗也不断增加。因此，为了解决此类功耗问题，就需要较高的电流开关比(Ion/Ioff)与陡峭的亚阈值摆幅(SS)。但在室温下，由于电子势垒上的热电子发射，该摆幅无法小于60mV/dec。

为了突破MOSFET器件的亚阈值斜率理论极限值，隧道场效应晶体管(TFET)、碰撞电离MOSFET(IMOS)和悬浮栅场效应晶体管(SG-FET)的方法被提出。例如，TEFT通过量子力学隧穿(quantum mechanical tunneling)效应代替热电子发射实现导通和低漏电流，但存在速度和能量效率不佳的问题；IMOS必须在相对较高的源漏偏压下工作，器件可靠性方面存在严重问题；而SG-FET器件随着栅极电压的增加，FET中形成反型层的沟道并导通器件，从而获得小于60mV/dec的亚阈值斜率。然而，该器件在制造工艺和集成度等方面没有优势。

发明内容

本发明所要解决的第一个技术问题是针对上述现有技术提供一种超低亚阈值摆幅的阈值开关晶体管。该阈值开关晶体管具有更低的亚阈值摆幅，以及更低的功耗。

本发明所要解决的第二个技术问题是提供一种上述超低亚阈值摆幅的阈值开关晶体管的制备方法。

本发明解决第一个技术问题所采用的技术方案为：超低亚阈值摆幅的阈值开关晶体管，其特征在于，包括：

衬底；

浅沟槽隔离区，形成于衬底上且隔离至少两个相邻的有源区；

底部电极层，形成于衬底上表面；

介质材料层，形成于底部电极层的上表面；其中，该介质材料层为易失性电阻调节材料层；

顶部电极层，形成于介质材料层的上表面；其中，该顶部电极层、介质材料层和底部电极层形成具有栅极图案的栅极结构；

栅极保护层，覆盖栅极结构的侧壁。

进一步地，在所述超低亚阈值摆幅的阈值开关晶体管中，所述底部电极层沉积于衬底上表面，所述介质材料层溅射于所述底部电极层的上表面，所述顶部电极层溅射于所述介质材料层的上表面。

优选地，在所述超低亚阈值摆幅的阈值开关晶体管中，所述衬底为硅衬底，所述底部电极层为W，所述介质材料层为HfO₂，所述顶部电极层为金属层。

进一步地，在所述超低亚阈值摆幅的阈值开关晶体管中，所述金属层为Cu。

本发明解决第二个技术问题所采用的技术方案为：超低亚阈值摆幅的阈值开关晶体管制备方法，制备所述的超低亚阈值摆幅的阈值开关晶体管，其特征在于，包括如下步骤：