[发明专利]一种软错误电路检测系统

说明书

本发明提供一种软错误电路检测系统，主要通过分析D触发器软错误发生的时间与位置，从而在关键路径上检测D触发器是否发生了软错误，在D触发器工作时时，数据从D到Q的锁存过程中经历了2次锁存，LATCH0与LATCH1的锁存。在CK＝1时，LATCH1锁存数据，将Dn端的数据复制到Q端，LATCH0保持数据不变，这时如果有高能粒子改变LATCH0的栅极，使Dn端的数据发生异常改变，则D触发器有软错误发生。当CK＝1时，检测Latch0的电源或地的充放电电流，可探测Dn端是否发生软错误翻转，从而实现了检测D触发器是否发生软错误翻转。

技术领域

本发明涉及电路检测技术领域，具体为一种软错误电路检测系统。

背景技术

随着集成电路特征尺寸的不断缩小，数字电路对空间辐射、核辐射甚至地面辐射环境都非常敏感，辐射产生的带电粒子会引发软错误，导致数字逻辑出现信息丢失从而进一步引起芯片功能失效。在航天、核技术和车规等关键领域，数字集成电路的软错误检测已经成为一种必不可少的技术。当集成电路进入深亚微米工艺后，一次单粒子辐射事件会引发多个数字电路寄存器翻转，翻转出现的概率随着工艺尺寸的缩小而增加，因此，数字电路得软错误检测已成为系统中不可或缺的一部分。系统中软错误如果发生在重要的控制寄存器上，可能会发生信息错误，控制失效，系统损坏等问题。而现有技术中无法检测存储重要控制信息的D触发器是否有异常充放电，从而无法判断D触发器是否发生软错误翻转。

发明内容

针对现有技术存在的不足，本发明目的是提供一种软错误电路检测系统，以解决上述背景技术中提出的问题,本发明能够精准监测D触发器是否有异常充放电，并判断D触发器是否发生软错误翻转。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种软错误电路检测系统，主要通过分析D触发器软错误发生的时间与位置，从而在关键路径上检测D触发器是否发生了软错误，在分析D触发器软错误发生的时间与位置时，D触发器的数据从D到Q的锁存过程中，中间经历了2次LATCH锁存。当有高能粒子辐射到D触发器上时，只有打在栅电极的高能粒子能改变pmos/nmos的导通/关闭状态，从而改变电容上存储电荷，以至于改变D触发器存储的0/1数值，在CK＝0时，LATCH0中的RS触发器应处于锁存状态，LATCH1处于数据保持状态；在CK＝1时，LATCH1中的RS触发器应处于锁存状态，LATCH0处于数据保持状态；如果这时有高能粒子改变数据保持的LATCH的栅电容时，就会有瞬态电流经过电源和地线，对Q或Dn端电容进行充放电。从而导致D触发器的重要信息出现错误。

进一步的，所述LATCH锁存存在两次。第一次锁存发生在ck为低电平期间，数据由D端锁存到Dn端。Dn端如果数据发生改变，则电容会发生充电或放电，充电时，有瞬态电流从L1的电源到Dn端；放电时，有瞬态电流从Dn端到L1的地端。

进一步的，第二次锁存，发生在ck为高电平期间，数据由Dn端锁存到Q端。Q端如果数据发生改变，则电容会发生充电或放电，充电时，有瞬态电流从L2的电源到Q端；放电时，有瞬态电流从Q端到L2的地端。

进一步的，CK＝1时，Dn电容上的数值异常改变为软错误发生状态。

进一步的，所述Dn电容上的数值处于软错误发生状态下，会有电流从LATCH0的电源或地对Dn电容进行充放电。

进一步的，在CK＝0时，检测LATCH1的电源或地的充放电电流，可探测Q端是否发生软错误翻转。同理，CK＝1时，Dn电容上的数值异常改变为软错误发生状态。

本发明的有益效果：

1.该软错误电路检测系统通过分析D触发器软错误发生的时间与位置，从而在关键路径上检测D触发器是否发生了软错误，实现了检测存储重要控制信息的D触发器是否有异常充放电的效果，并据此判断D触发器是否发生软错误翻转。

附图说明

图1为本发明一种软错误电路检测系统的锁存过程示意图；