[发明专利]振荡电路和存储器

权利要求书

1.一种振荡电路，其特征在于，所述振荡电路包括：第一缓冲电路、第一延迟电路、第二延迟电路和第二缓冲电路；其中：

所述第一延迟电路的延迟时间随温度和/或晶体管工艺角变化而变化，所述第二延迟电路的延迟时间与温度和晶体管工艺角无关；

所述第一缓冲电路，用于基于使能信号，将接收的第一时钟信号传输给所述第一延迟电路或所述第二延迟电路；

所述第一延迟电路或所述第二延迟电路，用于对所述第一时钟信号进行延迟，得到第一输出信号，并将所述第一输出信号传输给所述第二缓冲电路；

所述第二缓冲电路，用于将所述第一输出信号作为所述第一时钟信号传输给所述第一缓冲电路。

2.根据权利要求1所述的振荡电路，其特征在于，所述第一延迟电路包括：至少一条第一子延迟电路，每一所述第一子延迟电路的延迟时间随温度和/或晶体管工艺角变化而变化，且不同所述第一子延迟电路之间的延迟时间不同；

第一选择电路，耦接于所述第一缓冲电路和所述至少一条第一子延迟电路之间，用于根据第一选择信号选择其中一条第一子延迟电路对所述第一时钟信号进行延迟。

3.根据权利要求2所述的振荡电路，其特征在于，所述第一选择电路包括至少一个第一与非门电路，所述第一选择信号包括至少一个第一选择子信号，每一所述第一与非门电路的第一输入端接收所述第一时钟信号，每一所述第一与非门电路的第二输入端接收一个所述第一选择子信号，每一所述第一与非门电路的输出端连接一条所述第一子延迟电路的输入端，所述第一与非门电路的数量、所述第一选择子信号的数量与所述第一子延迟电路的数量相同。

4.根据权利要求3所述的振荡电路，其特征在于，所述第一延迟电路包括多条所述第一子延迟电路；所述第一延迟电路还包括第二与非门电路，所述第二与非门电路的多个输入端分别连接多条所述第一子延迟电路的输出端，所述第二与非门电路的输出端用于输出所述第一输出信号。

5.根据权利要求2所述的振荡电路，其特征在于，所述第一子延迟电路包括级联的第一反相器，每一级所述第一反相器的输入端连接前一级所述第一反相器的输出端，第一级所述第一反相器的输入端作为所述第一子延迟电路的输入端，最后一级所述第一反相器的输出端作为所述第一子延迟电路的输出端，至少部分所述第一反相器的延迟时间随温度和/或晶体管工艺角变化而变化。

6.根据权利要求5所述的振荡电路，其特征在于，不同所述第一子延迟电路的第一反相器的数量不同。

7.根据权利要求5或6所述的振荡电路，其特征在于，所述第一反相器包括：第一P型晶体管和第一N型晶体管，所述第一P型晶体管的源极接收第一电源，所述第一P型晶体管的栅极和所述第一N型晶体管的栅极为所述第一反相器的输入端，所述第一P型晶体管的漏极和所述第一N型晶体管的漏极为所述第一反相器的输出端，所述第一N型晶体管的源极接地，其中至少部分所述第一反相器的所述第一电源与温度和/或所述晶体管工艺相关。

8.根据权利要求1所述的振荡电路，其特征在于，所述第二延迟电路包括：至少一条第二子延迟电路，每一所述第二子延迟电路的延迟时间与温度和晶体管工艺角无关，且不同所述第二子延迟电路之间的延迟时间不同；

第二选择电路，耦接于所述第一缓冲电路和所述至少一条第二子延迟电路之间，用于根据第二选择信号选择其中一条第二子延迟电路对所述第一时钟信号进行延迟。

9.根据权利要求8所述的振荡电路，其特征在于，所述第二选择电路包括至少一个第三与非门电路，所述第二选择信号包括至少一个第二选择子信号，每一所述第三与非门电路的第一输入端接收所述第一时钟信号，每一所述第三与非门电路的第二输入端接收一个所述第二选择子信号，每一所述第三与非门电路的输出端连接一条所述第二子延迟电路的输入端，所述第三与非门电路的数量、所述第二选择子信号的数量与所述第二子延迟电路的数量相同。