[发明专利]内嵌式触控栅极驱动电路及显示设备

权利要求书

1.一种内嵌式触控栅极驱动电路，包括GOA电路，所述GOA电路包括晶体管T13、电容C1，晶体管T13的源极接入时钟信号CK，晶体管T13的漏极接输出信号GOUT，其特征在于：还包括晶体管T6，晶体管T6的源极接晶体管T13的栅极，电容C1接在晶体管T6的漏极与时钟信号CK之间，与晶体管T6的漏极连接的电容C1的一端设为B点，晶体管T6的栅极接入TP信号，所述TP信号在显示设备的显示阶段中维持高电平，在显示设备的触控阶段中维持低电平；当显示设备进行触控时时钟信号CK保存在B点以及电容C1中。

2.根据权利要求1所述的内嵌式触控栅极驱动电路，其特征在于：所述时钟信号CK在显示设备的显示阶段中依次输出高电平与低电平，所述时钟信号CK在显示设备的触控阶段中维持低电平。

3.根据权利要求1所述的内嵌式触控栅极驱动电路，其特征在于：还包括晶体管T11，晶体管T11的源极接输出信号GOUT，晶体管T11的漏极接入常低电平VGL，晶体管T11的栅极设为C点，C点电位由第一联动点位控制电路控制。

4.根据权利要求3所述的内嵌式触控栅极驱动电路，其特征在于：所述第一联动点位控制电路接入信号RESET，显示设备上电后信号RESET输出一次高电平信号使C点电位预置为高电平，信号RESET结束后维持低电平信号，晶体管T11导通使得输出信号GOUT接通常低电平VGL。

5.根据权利要求3所述的内嵌式触控栅极驱动电路，其特征在于：所述第一联动点位控制电路包括晶体管T7、晶体管T8、晶体管T9、晶体管T10，晶体管T7的源极接晶体管T6的漏极，晶体管T7的漏极接晶体管T8的源极，晶体管T8的漏极接常低电平VGL，晶体管T7、晶体管T8的栅极接晶体管T11的栅极；晶体管T9的栅极接信号XCK，晶体管T10的栅极接信号RESET，晶体管T9的源极、晶体管T10的漏极接晶体管T11的栅极，晶体管T9的漏极、晶体管T10的源极接常高电平VGH。

6.根据权利要求5所述的内嵌式触控栅极驱动电路，其特征在于：所述信号XCK在显示设备的显示阶段中依次输出高电平与低电平，所述信号XCK在显示设备的显示阶段中的电平与所述时钟信号CK在显示设备的显示阶段中的电平相反。

7.根据权利要求1或3所述的内嵌式触控栅极驱动电路，其特征在于：所述晶体管T6的漏极还接入有晶体管T3，晶体管T3的源极接晶体管T6的漏极，晶体管T3的漏极接常高电平VGH，晶体管T3的栅极设为A点，A点电位由第二联动点位控制电路控制。

8.根据权利要求7所述的内嵌式触控栅极驱动电路，其特征在于：所述第二联动点位控制电路包括晶体管T1、晶体管T2、晶体管T4、晶体管T5，晶体管T1的源极接常高电平U2D，晶体管T1的漏极、晶体管T2的源极、晶体管T4的栅极接晶体管T3晶体管T4的栅极，晶体管T1的栅极接信号STV，晶体管T2的栅极接信号RST，晶体管T2的漏极接常低电平D2U，晶体管T4的源极与晶体管T5的漏极接常低电平VGL，晶体管T4的漏极接晶体管T5的栅极。

9.根据权利要求1所述的内嵌式触控栅极驱动电路，其特征在于：还包括晶体管T12，晶体管T12的源极接输出信号GOUT，晶体管T12的漏极接常低电平VGL，晶体管T12的栅极接信号ENL。

10.一种显示设备，其特征在于：采用权利要求1-9任一项所述的内嵌式触控栅极驱动电路。