[发明专利]一种氮化镓功率器件、制备方法及芯片

说明书

本申请属于半导体技术领域，提供了一种氮化镓功率器件、制备方法及芯片，氮化镓功率器件包括：半导体衬底、第一沟道层、第二沟道层、第一势垒层、第二势垒层、盖帽层、源极电极、漏极电极、栅极电极、阴极电极、阳极电极、第一隔离区和第二隔离区；在氮化镓功率器件工作期间对阳极电极和阴极电极处其电场强度较大，电场尖峰较大，会导致功率器件的击穿电压较低。本申请实施例通过设置第一隔离区和第二隔离区，可以增加电子迁移距离，减弱阳极电极和阴极电极处的电场峰值，使得电场更加均匀，提升功率器件的性能。

技术领域

本申请属于半导体技术领域，尤其涉及一种氮化镓功率器件、制备方法及芯片。

背景技术

HEMT(High Electron Mobility Transistor；高电子迁移率晶体管)器件作为第三代宽禁带半导体材料的典型代表，具有大禁带宽度、强击穿电场、高电子饱和漂移速度和良好化学稳定性等一系列材料性能优势，是研制高性能功率电子器件的热门材料。

然而，氮化镓高电子迁移率晶体管(GaN HEMT)由于没有寄生二极管，因此在高电感的应用条件下，其击穿电压能力较低，较容易发生击穿，对其应用造成了极大的限制。

发明内容

为了解决上述技术问题，本申请实施例提供了一种氮化镓功率器件、制备方法及芯片，旨在解决现有的氮化镓功率器件击穿带电压较小的问题。

本申请实施例的第一方面提供了一种氮化镓功率器件，所述氮化镓功率器件包括：

半导体衬底；

第一沟道层和第二沟道层，所述第一沟道层和所述第二沟道层均设于所述半导体衬底上，且所述第一沟道层和所述第二沟道层互不接触；

第一势垒层和第二势垒层，所述第一势垒层设于所述第一沟道层上，所述第二势垒层设于所述第二沟道层上；

盖帽层，设于所述第一势垒层上；

源极电极，设于所述第一沟道层上，且与所述第一势垒层的第一侧接触；

漏极电极，设于所述第一沟道层上，且与所述第一势垒层的第二侧接触；

栅极电极，设于盖帽层上；

阴极电极，设于所述第二沟道层上，且与所述第二势垒层的第二侧接触；

阳极电极，设于所述第二沟道层上，且与所述第二势垒层的第一侧接触；

第一隔离区，设于所述第二势垒层与所述阳极电极之间且深入至所述第二沟道层内；

第二隔离区，设于所述第二势垒层与所述阴极电极之间且深入至所述第二沟道层内。

在一个实施例中，所述氮化镓功率器件还包括：

离子注入区，设于所述阴极电极和所述阳极电极之间，且所述离子注入区设于所述第二势垒层内，用于耗尽所述第二沟道层中的二维电子气。

在一个实施例中，所述离子注入区的掺杂浓度从中间区域向靠近所述阴极电极和靠近所述阳极电极的方向逐渐减大。

在一个实施例中，所述氮化镓功率器件还包括：

多个第三隔离区，多个第三隔离区将所述第二势垒层划分为多个势垒区，且所述第三隔离区深入至所述第二沟道层内。

在一个实施例中，所述第三隔离区的厚度从中间区域向靠近所述阴极电极和靠近所述阳极电极的方向逐渐增大。

在一个实施例中，所述第一隔离区和所述第二隔离区的厚度相同。

在一个实施例中，所述第一隔离区和所述第二隔离区深入至所述第二沟道层内的厚度大于所述第二沟道层的厚度的二分之一。