[发明专利]低电流Micro-LED芯片外延结构及其制备方法、Micro-LED芯片

说明书

本发明公开了一种低电流Micro‑LED芯片外延结构及其制备方法、Micro‑LED芯片，涉及半导体光电器件领域。其中，低电流Micro‑LED芯片外延结构包括衬底和依次生长于所述衬底上的缓冲层、N型半导体层、有源层及P型半导体层；所述有源层为周期性结构，每个周期均包括依次层叠的InGaN势阱层和GaN势垒层；所述有源层的周期数≥2；至少一个GaN势垒层中插入有AlGaN层。实施本发明，可提升电子空穴的复合，提升发光效率。

技术领域

本发明涉及半导体光电器件领域，尤其涉及一种低电流Micro-LED芯片外延结构及其制备方法、Micro-LED芯片。

背景技术

随着新兴的可穿戴和便携技术的蓬勃发展，微米级尺寸的LED芯片(Micro-LED)由于其在显示、可见光通信和生物医学等领域的应用前景，获得了科研机构和企业的巨大关注与研究。而且，Micro-LED显示具有纳秒(ns)级别高速响应性能，无机材料的稳定特性，高光效，高可靠性，高色纯度和对比度，可透明等优异的性能，这些特性的综合是液晶显示(LCD)和有机LED(OLED)所无法达到的。

虽然Micro-LED具有诸多优异的特性，但也面临着制造技术和材料器件物理等方面的挑战。如仍并未完全解决随芯片尺寸减小，器件峰值EQE下降和对应的电流密度增大的问题，工作电流密度处于0.01～0.5A/cm²区间的Micro-LED效率仍明显不足。而事实上，即使是通用照明和背光显示应用的常规尺寸芯片，处于此电流密度下的效率也相对较低，原因为常规尺寸芯片为了兼顾效率和成本因素，其工作电流密度为20A/cm²至40A/cm²之间，相应的外延结构设计和材料生长的目标为提升大电流密度下的效率，其峰值EQE通常处于1～4A/cm²电流密度区间，而没有关注低电流密度下的器件效率。不同电流密度下，LED器件的发光机理的主导原因存在差异，相应外延层结构也应有所变化。例如，在Micro-LED工作区间的0.01～0.5A/cm²小电流密度下，量子阱中载流子浓度相对较低，俄歇复合占比少，相应量子阱复合体积可以降低，也即可减少量子阱个数，减少缺陷数量，可获提升低电流密度下器件的EQE；同时低电流密度下电子泄露尚未发生或比例很低，电子阻挡层结构不仅没有阻挡电子的作用，反而会阻挡空穴的注入，降低器件的量子效率。由此可见，传统外延结构设计的LED已经无法满足Micro-LED的应用要求。

发明内容

本发明所要解决的技术问题在于，提供一种低电流的Micro-LED芯片外延片，其在低工作电流下具有较高的发光效率。

本发明还要解决的技术问题在于，提供一种Micro-LED芯片，其尺寸小，工作电流密度低，发光效率高。

为了解决上述问题，本发明公开了一种低电流Micro-LED芯片外延结构，其包括衬底和依次生长于所述衬底上的缓冲层、N型半导体层、有源层及P型半导体层；所述有源层为周期性结构，每个周期均包括依次层叠的InGaN势阱层和GaN势垒层；所述有源层的周期数≥2；

其中，至少一个GaN势垒层中插入有AlGaN层。

作为上述技术方案的改进，靠近所述P型半导体层的多个GaN势垒层中均插入有AlGaN层，多个所述AlGaN层中Al组分含量沿外延片的生长方向呈递减趋势。

作为上述技术方案的改进，所述有源层的周期数为3-8个。

作为上述技术方案的改进，靠近所述P型半导体层的2-4个周期的GaN势垒层中均插入有AlGaN层，且多个所述AlGaN层的Al组分含量沿外延片的生长方向呈递减趋势。

作为上述技术方案的改进，多个所述InGaN势阱层的In组分含量沿外延片的生长方向呈先递减再递增趋势。

作为上述技术方案的改进，所述InGaN势阱层中In组分含量为0.1-0.4，所述AlGaN层中Al组分含量为0.1-0.8。