[发明专利]一种刚挠结合电路板多层挠性基板压合工艺在审
申请号: | 202211346430.X | 申请日: | 2022-10-31 |
公开(公告)号: | CN115843157A | 公开(公告)日: | 2023-03-24 |
发明(设计)人: | 陈定成;杜林峰;马牛山 | 申请(专利权)人: | 信丰迅捷兴电路科技有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K1/14 |
代理公司: | 南昌合达信知识产权代理事务所(普通合伙) 36142 | 代理人: | 刘学涛 |
地址: | 341000 江西*** | 国省代码: | 江西;36 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 结合 电路板 多层 挠性基板压合 工艺 | ||
一种刚挠结合电路板多层挠性基板压合工艺,涉及电路板制备工艺领域,在内层蚀刻后的挠性基板弯折区域局部贴合覆盖膜,并快压成型;将快压覆盖膜后的挠性基板使用等离子对膜面进行粗化、清洁;将切割后的AD纯胶贴合于棕化后挠性基板线路面,贴合后的AD纯胶进行预压;对挠性基板非AD胶覆盖的铜区域再次棕化;将切割后的半固化片与所贴AD纯胶的挠性基板,与其它基板进行叠层;将叠层后的四层挠性基板,通过熔合的方式对板边进行固定,其后一次压合。本发明提前通过激光切割将挠性区域的对应的半固化片与刚性区域对应的AD纯胶镂空,其后将两种粘接片放置于同一层挠性基板进行叠层压合,既不影响软板的柔软性,又达到刚性区域无覆盖膜与AD胶的效果。
技术领域
本发明涉及刚挠结合电路板制备工艺领域,具体涉及一种刚挠结合电路板多层挠性基板压合工艺。
背景技术
刚挠结合电路板以可多维安装的特性在越来越多的领域被运用,目前,随着挠性PI 低介电常数的材料的推出,高频高速类刚挠结合电路板的运用也越来越多,其内层信号阻抗线两面采用地层屏蔽的设计越加成熟稳定,因此,多层挠性压合是必然的结构之一。
目前,此类结构的常规做法有两种:第一种方法是,挠性层之间不增加覆盖膜,直接使用半固化片,但半固化片是环氧树脂粘接片,一般用在电路板的刚性区域上,具有不耐弯折、易断的缺点,因此,压合在多层挠性层之间,仅仅限制于弯折角度在130度以上,否则会有断裂风险;第二种方法是,多层挠性基板使用AD纯胶做一次快压,后再通过半固化片做二次层压,因常规AD纯胶的厚度为25μm,无法对结合面的线路进行填充,因此需要在线路面整面贴覆盖膜,从而在钻孔时,因钻刀发热导致覆盖膜PI拉裂,在等离子除胶时沿该区域咬蚀量增大从而形成折镀现象。
为保证刚挠结合电路板的钻孔孔壁的可靠性,减少刚性区域材料的种类使用以及无胶化,是解决折镀异常问题的主要方法,本发明将通过新型的叠层结构以及压合工艺改善孔铜折镀程度。
发明内容
根据背景技术提出的问题,本发明提供一种刚挠结合电路板多层挠性基板压合工艺来解决,接下来对本发明做进一步地阐述。
一种刚挠结合电路板多层挠性基板压合工艺,包括以下步骤:
在内层蚀刻后的挠性基板弯折区域局部贴合覆盖膜,并快压成型;
将快压覆盖膜后的挠性基板使用等离子对膜面进行粗化、清洁;
将切割后的AD纯胶贴合于棕化后挠性基板线路面,
贴合后的AD纯胶进行预压;
对挠性基板非AD胶覆盖的铜区域再次棕化;
将切割后的半固化片与所贴AD纯胶的挠性基板,与其它基板进行叠层;
将叠层后的四层挠性基板,通过熔合的方式对板边进行固定,其后一次压合。
进一步地,蚀刻选择EDS负片蚀刻线,蚀刻速度:4.5m-5.5m/min,蚀刻压力:挠性基板湿膜加干膜面次为2.8±0.5kg/cm2,刚性基板面为2.5±0.5kg/cm2;HCL酸当量:2.5 ±0.5N;CU2:145±20g/L。
进一步地,覆盖膜长度需要挠性弯折区域单边大0.5mm;覆盖膜贴合后进行压合,压合参数为:温度185±5℃,预压10s,成型时间250s,压力25kg/cm2;压后的覆盖膜在 150℃是环境下烘烤2H。
进一步地,等离子流的参数选择为:氩气流量:900ML/min;氧气流量:800ML/min;时间:15min。
进一步地,等离子后的基板使用棕化对铜面进行清洁与咬蚀;棕化蚀刻量控制在1μm-1.5μm之内,参数管控如下:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于信丰迅捷兴电路科技有限公司,未经信丰迅捷兴电路科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211346430.X/2.html,转载请声明来源钻瓜专利网。