[发明专利]脉冲产生电路及多量子比特控制系统

权利要求书

1.一种脉冲产生电路，其特征在于，所述脉冲产生电路包括：环形振荡器模块及计数模块；

所述环形振荡器模块用于在输入信号的作用下产生脉冲序列输出，并在终止信号的作用下停止所述脉冲序列输出；

所述计数模块连接所述环形振荡器模块的输出端，用于对所述脉冲序列的个数进行计数，并在计数值达到设定值时产生所述终止信号。

2.根据权利要求1所述的脉冲产生电路，其特征在于，所述环形振荡器模块包括：非破坏性读出单元、第一汇流缓冲单元、第一分流单元及第二分流单元；

所述第一分流单元的输入端连接所述输入信号，第一输出端连接所述第一汇流缓冲单元的第一输入端，第二输出端连接所述非破坏性读出单元的置位端；所述第一汇流缓冲单元的第二输入端连接所述第二分流单元的第一输出端，输出端连接所述非破坏性读出单元的时钟端；所述非破坏性读出单元的复位端连接所述计数模块的输出端，输出端连接所述第二分流单元的输入端；所述第二分流单元的第二输出端作为所述环形振荡器模块的输出端。

3.根据权利要求1所述的脉冲产生电路，其特征在于，所述环形振荡器模块包括：非门单元、第二汇流缓冲单元及第三分流单元；

所述第二汇流缓冲单元的第一输入端连接所述输入信号，第二输入端连接所述第三分流单元的第一输出端，输出端连接所述非门单元的时钟端；所述非门单元的输入端连接所述计数模块的输出端，输出端连接所述第三分流单元的输入端；所述第三分流单元的第二输出端作为所述环形振荡器模块的输出端。

4.根据权利要求1所述的脉冲产生电路，其特征在于，所述环形振荡器模块包括：异或门单元、第三汇流缓冲单元、第四分流单元及第五分流单元；

所述异或门单元的第一输入端连接所述计数模块的输出端，第二输入端连接所述第四分流单元的第一输出端，时钟端连接所述第四分流单元的第二输出端，输出端连接所述第五分流单元的输入端；所述第四分流单元的输入端连接所述第三汇流缓冲单元的输出端；所述第三汇流缓冲单元的第一输入端连接所述输入信号，第二输入端连接所述第五分流单元的第一输出端；所述第五分流单元的第二输出端作为所述环形振荡器模块的输出端。

5.根据权利要求1所述的脉冲产生电路，其特征在于，所述环形振荡器模块包括：约瑟夫森结及输出级；

所述约瑟夫森结的第一端连接所述输入信号，第二端接地，用于在所述输入信号的作用下产生脉冲序列；

所述输出级连接所述约瑟夫森结的第一端及所述计数模块的输出端，用于将所述约瑟夫森结产生的所述脉冲序列输出，并在所述终止信号的作用下停止所述脉冲序列输出。

6.根据权利要求1-5任一项所述的脉冲产生电路，其特征在于，所述计数模块包括：M个T触发器单元及M个第四汇流缓冲单元，二者间隔设置；

M个所述第四汇流缓冲单元的第一输入端对应连接M位预设码值，M个所述第四汇流缓冲单元通过第二输入端与M个所述T触发器单元级联，第一个所述第四汇流缓冲单元的第二输入端连接所述环形振荡器模块的输出端，第M个所述T触发器单元的输出端作为所述计数模块的输出端；其中，M为大于等于1的正数。

7.根据权利要求1-5任一项所述的脉冲产生电路，其特征在于，所述计数模块包括：N个D触发器单元；

N个所述D触发器单元级联，N个所述D触发器单元的时钟端均连接第一个所述D触发器单元的输入端并连接所述环形振荡器模块的输出端，第N个所述D触发器单元的输出端作为所述计数模块的输出端；其中，N为大于等于1的正数。

8.一种多量子比特控制系统，其特征在于，所述多量子比特控制系统包括：K个如权利要求1-7任一项所述的脉冲产生电路，K个所述脉冲产生电路并行设置，其中，K为大于等于2的正数。

9.根据权利要求8所述的多量子比特控制系统，其特征在于，所述多量子比特控制系统还包括：译码器电路，用于对输入进行译码操作并产生K个输出，以对应输入至K个所述脉冲产生电路。