[发明专利]一种基于FPGA的程控直流电源数字端口实现电路及方法

权利要求书

1.一种基于FPGA的程控直流电源数字端口实现电路，其特征在于：该数字端口实现电路包括CPU系统、FPGA和数字端口；

CPU系统，被配置为将用户设置的数字端口参数发送给FPGA，同时接收FPGA发送的数据输入寄存器，并实现数字端口数字输入信号的实时显示；

FPGA，被配置为用于接收CPU系统发送的数字端口参数，并根据数字端口发送的PIN1～7输入信号，实现程控直流电源的数字信号控制、触发系统控制和耦合系统控制，并产生PIN1～7输出信号，发送到数字端口；

数字端口，被配置为用于接收电源外部输入信号，生成PIN1～7输入信号，发送给FPGA，并接收FPGA发送的PIN1～7输出信号，生成电源外部输出信号，能够作为其他程控直流电源的电源外部输入信号使用。

2.根据权利要求1所述的基于FPGA的程控直流电源数字端口实现电路，其特征在于：CPU系统，包括数字端口控制单元和CPU接口单元；

数字端口控制单元，被配置为将用户设置的数字端口参数发送给CPU接口单元，同时通过CPU接口单元接收FPGA发送的数字输入信号，实现数字端口数字输入信号的实时显示；

CPU接口单元，被配置为接收数字端口控制单元发送的数字端口参数，根据CPU系统与FPGA间的通信协议，将数字端口参数发送给FPGA接口单元，以及接收FPGA接口单元发送的数据输入寄存器，并发送给数字端口控制单元。

3.根据权利要求1所述的基于FPGA的程控直流电源数字端口实现电路，其特征在于：FPGA，包括FPGA接口单元、数字信号控制单元、数字输出处理单元、数字输入处理单元、触发系统控制单元、触发输出处理单元、触发输入处理单元、耦合系统控制单元、耦合输出处理单元、耦合输入处理单元以及6个极性处理单元；其中，每个极性处理单元的设计原理完全相同；

FPGA接口单元，被配置为根据CPU系统与FPGA间的通信协议，接收CPU接口单元发送的数字端口参数，并将数字端口参数写入FPGA中各个数字端口控制单元，以及接收数字信号控制单元发送的数据输入寄存器，发送给CPU接口单元；

数字信号控制单元，被配置为根据FPGA接口单元发送的数字端口数字信号参数，包括数字信号输入选择、数字信号输出选择以及极性选择，以实现数字信号控制；一方面，接收数字输入处理单元输出的数字输入寄存器，生成数据输入寄存器，并将数据输入寄存器通过FPGA接口单元发送给CPU系统；另一方面，接收FPGA接口单元发送的数据输出寄存器，生成数字输出寄存器，发送给数字输出处理单元；

数字输出处理单元，被配置为根据数字信号控制单元发送的数字输出寄存器，以实现数字输出信号的处理，并将处理后的引脚PIN1～7数字输出信号发送给第一极性处理单元；

数字输入处理单元，被配置为根据第二极性处理单元发送的引脚PIN1～7数字输入信号，以实现数字输入信号的处理，并将处理后的数字输入寄存器发送给数字信号控制单元；

触发系统控制单元，被配置为根据FPGA接口单元发送的数字端口触发系统参数，包括触发信号输入选择、触发信号输出选择、触发输出源选择以及极性选择，以实现触发系统控制；一方面，接收触发输入处理单元输出的触发输入信号，以作为触发系统的触发输入信号；另一方面，在程控直流电源的触发系统中，电源本身产生的触发本地信号，对触发系统的触发输入信号和触发本地信号执行“或”操作，生成触发输出信号，并发送给触发输出处理单元；

触发输出处理单元，被配置为根据触发系统控制单元发送的触发输出信号，以实现触发输出信号的处理，并将处理后的引脚PIN1～7触发输出信号发送给第三极性处理单元；

触发输入处理单元，被配置为根据第四极性处理单元发送的引脚PIN1～7触发输入信号，以实现触发输入信号的处理，并将处理后的触发输入信号发送给触发系统控制单元；

耦合系统控制单元，被配置为根据FPGA接口单元发送的数字端口耦合系统参数，包括耦合输出打开选择、耦合输出关闭选择以及极性选择，以实现耦合系统控制；一方面，接收耦合输入处理单元输出的耦合输出打开输入信号和耦合输出关闭输入信号，以作为耦合系统的耦合输出打开和耦合输出关闭的输入信号；另一方面，在程控直流电源的耦合系统中，电源本身产生的耦合输出打开本地信号和耦合输出关闭本地信号，对耦合系统的耦合输出打开输入信号和耦合输出打开本地信号执行“或”操作，生成耦合输出打开信号；对耦合系统的耦合输出关闭输入信号和耦合输出关闭本地信号执行“或”操作，生成耦合输出关闭信号，并将耦合输出打开信号和耦合输出关闭信号发送给耦合输出处理单元；

耦合输出处理单元，被配置为根据耦合系统控制单元发送的耦合输出打开信号和耦合输出关闭信号，以实现耦合输出信号的处理，并将处理后的引脚PIN1～7耦合输出打开信号和PIN1～7耦合输出关闭信号发送给第五极性处理单元；

耦合输入处理单元，被配置为根据第六极性处理单元发送的引脚PIN1～7耦合输出打开信号和引脚PIN1～7耦合输出关闭信号，以实现耦合输入信号的处理，并将处理后的耦合输出打开输入信号和耦合输出关闭输入信号，发送给耦合系统控制单元；

极性处理单元，被配置为对输入信号执行极性处理操作。