[发明专利]具有写辅助的存储器电路和方法

权利要求书

1.一种存储器电路，包括：

存储器阵列电路，包括存储器单元的第一列；

列选择电路，通过第一位线耦合到所述存储器单元的第一列，其中，在向所述第一列中的至少一个存储器单元的第一写操作期间，所述列选择电路响应于第一写控制信号而将所述第一位线的电压拉向预定电压；

写使能电路，生成写使能信号；以及

第一再生中继器电路，通过所述第一位线耦合到所述存储器单元的第一列，其中，所述第一再生中继器电路在所述第一写操作期间响应于所述写使能信号而将所述第一位线的电压拉向所述预定电压。

2.根据权利要求1所述的存储器电路，其中，所述第一再生中继器电路在所述第一写操作期间将所述第一位线放电至地电压。

3.根据权利要求1-2中任一项所述的存储器电路，其中，所述第一再生中继器电路包括第一反相器电路以及第一晶体管，所述第一反相器电路耦合到所述第一位线，所述第一晶体管耦合到所述第一位线和所述第一反相器电路的输出，并且其中，在所述第一写操作期间，响应于所述列选择电路将所述第一位线的电压拉向所述预定电压，所述第一反相器电路导通所述第一晶体管以将所述第一位线的电压拉向所述预定电压。

4.根据权利要求1-2中任一项所述的存储器电路，其中，所述第一再生中继器电路通过第二位线耦合到所述存储器单元的第一列，并且其中，在向所述第一列中的至少一个存储器单元的第二写操作期间，所述第一再生中继器电路响应于所述写使能信号而将所述第二位线的电压拉向所述预定电压。

5.根据权利要求1-2中任一项所述的存储器电路，还包括：

字线解码器电路，耦合到所述存储器阵列电路，其中，所述存储器阵列电路包括存储器单元的行，其中，所述字线解码器电路通过字线耦合到所述存储器单元的行，并且其中，所述字线解码器电路断言所选字线以将位写入与所选字线耦合的行中的存储器单元。

6.根据权利要求1所述的存储器电路，其中，所述存储器阵列电路还包括存储器单元的第二列，其中，所述列选择电路通过第二位线耦合到所述存储器单元的第二列，其中，在向所述第二列中的至少一个存储器单元的第二写操作期间，所述列选择电路响应于第二写控制信号而将所述第二位线的电压拉向所述预定电压，并且其中，所述存储器电路还包括：

第二再生中继器电路，通过所述第二位线耦合到所述存储器单元的第二列，其中，所述第二再生中继器电路在所述第二写操作期间响应于所述写使能信号而将所述第二位线的电压拉向所述预定电压。

7.根据权利要求1-2和6中任一项所述的存储器电路，其中，所述列选择电路紧邻所述存储器阵列电路的第一边缘耦合到所述第一位线，其中，所述第一再生中继器电路紧邻所述存储器阵列电路的第二边缘耦合到所述第一位线，并且其中，所述存储器阵列电路的所述第二边缘与所述第一边缘相反。

8.根据权利要求1-2和6中任一项所述的存储器电路，其中，所述第一再生中继器电路包括第一反相器电路和第二反相器电路以及第一晶体管和第二晶体管，其中，所述第一反相器电路的输入和所述第一晶体管耦合到所述第一位线，其中，所述第一反相器电路的输出耦合到所述第一晶体管的输入，其中，所述第二反相器电路的输入和所述第二晶体管通过第二位线耦合到所述存储器单元的第一列，并且其中，所述第二反相器电路的输出耦合到所述第二晶体管的输入。

9.一种存储器电路，包括：

存储器阵列电路，包括耦合到位线的存储器单元列和耦合到参考位线的时序电路；

列选择电路，通过所述位线耦合到所述存储器单元列；

写驱动器电路，耦合到所述列选择电路；以及

第一电容器，耦合到所述写驱动器电路，其中，在向至少一个存储器单元的写操作期间，所述时序电路调整所述参考位线的电压以引起对所述第一电容器上的电压的调整，并且其中，所述写驱动器电路和所述列选择电路响应于对所述第一电容器上的电压的调整，而将所选位线的电压减小到低于预定电压。