[发明专利]半导体装置、模数转换器和模数转换方法在审
申请号: | 202211394444.9 | 申请日: | 2022-11-08 |
公开(公告)号: | CN116112019A | 公开(公告)日: | 2023-05-12 |
发明(设计)人: | P·法杰梅加;西野辰郎;清水健央 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H03M1/38 | 分类号: | H03M1/38;H03M1/10 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 张宁;姚宗妮 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 转换器 转换 方法 | ||
本公开涉及半导体装置、模数转换器和模数转换方法。一种半导体装置包括逐次逼近模数(AD)转换器,该AD转换器被配置为执行对模拟输入信号进行采样的过程和逐次逼近过程,执行AD转换过程,并且输出数字输出信号。AD转换器包括上部DAC、冗余DAC、下部DAC、比较器、控制电路和校正电路,比较器被配置为比较比较参考电压与上部DAC、冗余DAC和下部DAC的输出电压,控制电路被配置为基于比较器的比较结果控制由上部DAC、冗余DAC和下部DAC进行的逐次逼近,并且生成数字输出信号。校正电路包括误差校正电路和平均电路,误差校正电路被配置为利用冗余位校正高位的误差,平均电路被配置为计算多次供应的多个低位的转换值的平均值。
于2021年11月9日提交的日本专利申请号2021-182896的公开内容(包括说明书、附图和摘要)通过整体引用并入本文。
技术领域
本发明涉及半导体装置,并且适用于包括例如逐次逼近模数(AD)转换器的半导体装置。
背景技术
微控制器、片上系统(SoC)等包括AD转换器,该AD转换器被配置为将从外部设备输入的模拟信号转换为要由内部中央处理单元(CPU)处理的数字信号。
AD转换器的已知示例是逐次逼近AD转换器。逐次逼近AD转换器主要包括数模转换器(DAC)、比较器、逐次逼近逻辑电路等。逐次逼近AD转换器对输入模拟信号进行采样,并且对采样值执行逐次逼近过程以输出作为逐次逼近的结果的数字信号。
下面列出了公开的技术。
[专利文献1]日本未审查专利申请公开号2017-17665
通常,已考虑用于减少逐次逼近AD转换器中噪声影响的措施。例如,专利文献1公开了一种配置,其中基于AD转换过程的期望值生成参考电压,并且其中将参考电压供应给被配置为执行逐次逼近过程的比较器。通过对多个AD转换结果求平均而获取的值被用作期望值。
发明内容
在通道选择性模拟输入的同一通道上连续执行多次AD转换,并且将获取的转换值的平均值保存在数据寄存器中。根据噪声分量,使用所得到的平均值可以提高AD转换的精度。然而,采样和逐次逼近过程被执行多次,导致处理时间增加。
其他问题和新颖特征将根据本说明书和附图中的描述变得清楚。
以下是本申请中公开的代表性实施例的简要概述。即,半导体装置包括被输入模拟输入信号的端口、以及逐次逼近AD转换器,逐次逼近AD转换器被配置为执行对模拟输入信号进行采样的过程和逐次逼近过程,执行AD转换过程,并且输出数字输出信号。AD转换器包括:上部DAC、冗余DAC、下部DAC、比较器、控制电路和校正电路,比较器被配置为将比较参考电压与上部DAC、冗余DAC和下部DAC的输出电压比较,控制电路被配置为基于比较器的比较结果控制由上部DAC、冗余DAC和下部DAC进行的逐次逼近,并且生成数字输出信号。校正电路包括误差校正电路和平均电路,误差校正电路被配置为利用冗余位校正高位的误差,平均电路被配置为计算多次提供的低位中的多个低位的转换值的平均值。
根据上述半导体装置,可以减少处理时间。
附图说明
图1是示出实施例中的微控制器的配置示例的框图;
图2是示意性示出比较示例中的AD转换器的配置的框图;
图3是示出图2所示的平均电路的配置示例的框图;
图4是示出图2所示的AD转换器的操作的概述的流程图;
图5是示出实施例中的AD转换器的配置示例的图;
图6是示出图5所示的校正电路的配置示例的框图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211394444.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器系统和操作存储器控制器的方法
- 下一篇:一种建筑材料切割装置