[发明专利]基于CCSDS深空通信标准的LDPC高速编码装置

权利要求书

1.一种基于CCSDS深空通信标准的LDPC高速编码装置，其特征在于，包括数据缓冲器（1）、数据分路器（2）、LDPC信息位串行存储器（3-1）、LDPC信息位并行存储器（3-2）、循环移位寄存器（4）、LDPC校验位生成器（5）、校验位存储及位序调整器（6）、输出选择器（7）；

数据缓冲器（1）接收外部输入的待编码数据（C），待编码数据的数据区长度由数据使能（B）标识，数据同步由输入时钟（A）控制，数据缓冲器（1）完成外部数据的缓存和格式处理，使数据格式按照串行帧的方式输入数据分路器（2）；

数据分路器（2）将输入串行数据分成相同的2路，分别送给LDPC信息位串行存储器（3-1）和LDPC信息位并行存储器（3-2）；

信息位串行存储器（3-1）在时钟控制下将外部输入的待编码的信息位串行输入存储器进行存储；

LDPC信息位并行存储器（3-2）在时钟控制下将外部输入的待编码信息位分为4个数据块，分别存储在4个并行RAM中；信息位全部完成存储后，存储在4个并行RAM中的数据同时输出，按照高低位序排列，高位在前低位在后，存入循环移位寄存器（4），寄存器的长度L为循环子矩阵的长度；

在时钟控制下，循环移位寄存器（4）在时钟上升沿触发一次移位，直至完成L-1次移位，回到初始相位；循环移位寄存器（4）的L位数据送入LDPC校验位生成器（5），在其中进行LDPC校验位的生成；LDPC校验位生成后，送入校验位存储及位序调整器（6）进行LDPC校验位存储和位序调整，最后在输出选择器（7）中利用切换开关，输出LDPC信息位串行存储器（3-1）中存好的信息位，以及校验位存储及位序调整器（6）中存储的校验位信息。

2.根据权利要求1所述的基于CCSDS深空通信标准的LDPC高速编码装置，其特征在于，所述的LDPC校验位生成器（5）包括数据输入多路选择器（8）、数据选择器（11）以及4K列支路，每列支路中包括8个循环子矩阵计算模块（9）和一个校验位生成器（10）；K根据CCSDS规定，不同码率选择不同的值，码率为1/2时K=2，码率为2/3时K=4，码率为4/5时K=8；

数据输入多路选择器（8）收到循环移位寄存器（4）输入的数据后，在数据选择控制下，选择数据依次输出给各列支路，每列支路中的8个循环子矩阵计算模块（9）同时并行进行多个循环子矩阵的运算，并存储运算结果；最后一列支路的循环子矩阵计算模块（9）完成异或运算后，再将每一列支路的运算结果送入各自列的校验位生成器（10）；每个校验位生成器（10）将本列的8个循环子矩阵计算结果进行异或运算，得到校验位；各个校验位生成器（10）将生成的校验位送入数据选择器（11），数据选择器依次输出校验结果。

3.根据权利要求2所述的基于CCSDS深空通信标准的LDPC高速编码装置，其特征在于，循环子矩阵计算模块（9）中，利用Matlab找到循环子矩阵中所有‘1’的位置，利用matlab把生成矩阵中所有‘1’的位置找出来，循环子矩阵中‘0’的位置被忽略，将循环子矩阵中‘1’的位置信息转换为输入信息码字的相应位置，并进行异或运算，得到校验位。