[发明专利]具有超高深宽比的深沟槽隔离结构的制作方法

说明书

本申请提供一种具有超高深宽比的深沟槽隔离结构的制作方法，包括：提供一衬底，衬底上依次形成有第一介质层、第一氮化硅层、第二介质层、第二氮化硅层和第三介质层，其中，第一氮化硅层、第一介质层和衬底中形成有浅沟槽隔离结构；刻蚀第三介质层、第二氮化硅层、第二介质层、浅沟槽隔离结构和衬底以形成深沟槽隔离结构的沟槽；在沟槽的内壁上形成衬氧化层；在沟槽中沉积第一高密度等离子体膜层；在沟槽中沉积高深宽比工艺膜层，以形成气隙；在沟槽中沉积第二高密度等离子体膜层。根据本申请，确保深沟槽隔离结构中形成的气隙的侧壁和深沟槽隔离结构的侧壁之间有足够大的距离的同时尽可能的压低气隙的高度，最大限度的提高器件的隔离电压。

技术领域

本申请涉及半导体技术领域，具体涉及一种具有超高深宽比的深沟槽隔离结构的制作方法。

背景技术

为了实现高密度逻辑电路与大功率定制电路间的整合，芯片中的高电压区域和低电压区域之间需要合适的隔离，现有技术通过多层外延的堆叠并引入深沟槽隔离(DeepTrench Isolatio，简称DTI)工艺来实现这种隔离。由于深沟槽隔离结构是沿衬底的厚度方向延长来提高隔离性能，因此，深沟槽隔离结构的宽度可以被进一步减小，从而有利于节省芯片面积还可以提升隔离两端所承受的电压差。

对于深宽比超过10:1的深沟槽隔离结构，现有技术通常采用单晶硅或多晶硅来填充其沟槽，但通常对于大尺寸微米级别的深沟槽隔离结构，单晶硅或多晶硅填充沟槽的速度慢，严重影响产能，同时单晶硅或多晶硅不如氧化物隔离能力强。

如果采用氧化物填充深宽比超过10:1的深沟槽隔离结构的沟槽，在未填满沟槽的情况下，顶部封口导致已填充的氧化物中形成气隙，该气隙需要满足特定的条件才不会对深沟槽隔离结构的隔离性能产生影响。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供一种具有超高深宽比的深沟槽隔离结构的制作方法，用于解决现有技术中采用氧化物、单晶硅或多晶硅填充该深沟槽隔离结构的沟槽达不到预期隔离效果或者影响芯片产能的问题。

为实现上述目的及其它相关目的，本申请提供一种具有超高深宽比的深沟槽隔离结构的制作方法，包括：

提供一衬底，衬底上依次形成有第一介质层、第一氮化硅层、第二介质层、第二氮化硅层和第三介质层，其中，第一氮化硅层、第一介质层和衬底中形成有浅沟槽隔离结构；

刻蚀第三介质层、第二氮化硅层、第二介质层、浅沟槽隔离结构和衬底以形成深沟槽隔离结构的沟槽；

在沟槽的内壁上形成衬氧化层；

在沟槽中沉积第一高密度等离子体膜层；

在沟槽中沉积高深宽比工艺膜层，以形成气隙；

在沟槽中沉积第二高密度等离子体膜层。

优选的，采用具有低淀积刻蚀比的高密度等离子体沉积工艺在沟槽中沉积第一高密度等离子体膜层。

优选的，具有低淀积刻蚀比的高密度等离子体沉积工艺采用氧气/氦气为主导气体。

优选的，淀积刻蚀比为2.5-3.5。

优选的，采用次大气压化学气相沉积工艺在沟槽中沉积高深宽比工艺膜层。

优选的，次大气压化学气相沉积工艺的反应温度为500℃-600℃，反应压力为500Torr-700Torr。

优选的，气隙的顶部与浅沟槽隔离结构的底部之间的垂直距离大于0.9微米。

优选的，气隙的侧壁与深沟槽隔离结构的侧壁之间的垂直距离大于0.5微米。

优选的，采用高密度等离子体沉积工艺在沟槽中沉积第二高密度等离子体膜层。