[发明专利]用于低温量子控制的高速接口的技术

权利要求书

1.一种系统，包括：

用于在第一时钟域中操作的第一电路模块；

用于在第二时钟域中操作的第二电路模块；以及

时钟域交叉电路模块，所述时钟域交叉电路模块包括：

第一异步先进先出（FIFO）队列，用于将数据从所述第一时钟域中的所述第一电路模块传输到与所述时钟域交叉电路模块相关联的第三时钟域中的互连件；以及

第二异步FIFO队列，用于将数据从所述第三时钟域中的所述互连件传输到所述第二时钟域中的所述第二电路模块。

2.如权利要求1所述的系统，其中，所述第一电路模块包括数字电路模块，并且其中所述第二电路模块包括模拟电路模块。

3.如权利要求2所述的系统，其中，所述模拟电路模块连接到量子处理器以与所述量子处理器的量子位通过接口连接。

4.如权利要求3所述的系统，其中，所述第一电路模块、所述第二电路模块以及所述时钟域交叉电路模块处于小于50开尔文的温度。

5.如权利要求1所述的系统，其中，所述第一电路模块包括模拟电路模块，并且其中所述第二电路模块包括数字电路模块。

6.如权利要求1所述的系统，其中，所述第一电路模块和所述第二电路模块在相同管芯上。

7.如权利要求1所述的系统，其中，所述第一电路模块和所述第二电路模块在不同管芯上处于相同封装中。

8.如权利要求1所述的系统，其中，所述第一电路模块和所述第二电路模块处于不同的封装中。

9.如权利要求1-8中任一项所述的系统，其中，对应于所述第一时钟域的第一时钟与对应于所述第二时钟域的第二时钟异步。

10.如权利要求1-8中任一项所述的系统，其中，对应于所述第一时钟域的第一时钟与对应于所述第二时钟域的第二时钟同步，其中所述第一时钟的频率不同于所述第二时钟的频率。

11.如权利要求1-8中任一项所述的系统，其中，对应于所述第一时钟域的第一时钟具有与对应于所述第二时钟域的第二时钟相同的频率和相位。

12.如权利要求1-8中任一项所述的系统，还包括：

通信地耦合到所述第一电路模块的处理器；

通信地耦合到所述处理器的存储器；以及

通信地耦合到所述第二电路模块的量子处理器。

13.一种系统，包括：

管芯，所述管芯包括：

用于在第一时钟域中操作的第一电路模块，其中对应于所述第一时钟域的第一时钟要以标称频率操作；

用于在第二时钟域中操作的第二电路模块，其中对应于所述第二时钟域的第二时钟与所述第一时钟异步；以及

时钟域交叉电路模块，所述时钟域交叉电路模块用于将数据从所述第一电路模块异步地传输到所述第二电路模块；

其中当所述第一时钟以所述标称频率、所述标称频率的四分之三以及所述标称频率的一半中的每一个频率操作时，所述时钟域交叉电路模块能够将数据从所述第一电路模块异步地传输到所述第二电路模块。

14.如权利要求13所述的系统，其中，所述时钟域交叉电路模块包括：

第一异步先进先出（FIFO）队列，用于将数据从所述第一时钟域中的所述第一电路模块传输到与所述时钟域交叉电路模块相关联的第三时钟域中的互连件；以及

第二异步FIFO队列，用于将数据从所述第三时钟域中的所述互连件传输到所述第二时钟域中的所述第二电路模块。

15.如权利要求14所述的系统，其中，所述互连件包括所述第一异步FIFO队列与所述第二异步FIFO队列之间的一个或多个寄存器。