[发明专利]一种FPGA配置存储器初始化方法、系统、设备及存储介质

说明书

本发明实施例提供了一种FPGA配置存储器初始化方法、系统、设备及存储介质，从初始化标志位拉高至第一个数据行对应的标志位开始，将第一个数据行写入数据“0”并进行缓存，输出该对应数据行的初始化使能子信号；然后利用所述初始化使能子信号和字线进行“或操作”，得到新的输出字线；根据新的输出字线，将对应数据行初始化后的数据写入所述FPGA配置存储器；将从所述初始化标志位拉升至下一数据行对应的标志位，在下一数据行写入数据“0”；直到最后一个数据行写入数据完成。由于配置存储器的写速度很快，因此，只需要精确控制每个数据行的缓存延时能够满足配置存储器写操作即可，而无需浪费一个完整的预先设定周期。

技术领域

本发明实施例涉及计算机应用技术领域，具体涉及一种FPGA配置存储器初始化方法、系统、设备及存储介质。

背景技术

在FPGA中，一般配置存储器上电后都需要进行初始化操作。传统的初始化方法是对配置存储器按照固定周期逐行写入数据“0”，往往存在数据行已完成数据“0”写入，但是仍需要等到到达预设周期时间时，才将该数据行初始化后的数据写入FPGA配置存储器。由于配置存储器一般频率比较低，如果一行一行的写入数据，则需要时间比较长。尤其当FPGA容量越来越大时，配置存储器需要的初始化时间将会更长。对于需要快速响应的应用而言，初始化时间将变得更加重要。

发明内容

为此，本发明实施例提供一种FPGA配置存储器初始化方法、系统、设备及存储介质，以解决现有FPGA配置存储器初始化时间长，无法满足需要快速响应的应用需求的技术问题。

为了实现上述目的，本发明实施例提供如下技术方案：

根据本发明实施例的第一方面，本申请实施例提供了一种FPGA配置存储器初始化方法，所述方法包括：

接收初始化命令；

将从初始化标志位拉高至第一个数据行对应的标志位，从第一个数据行写入数据“0”；

对写入数据“0”进行缓存，输出该对应数据行的初始化使能子信号；

利用所述初始化使能子信号和字线进行“或操作”，得到新的输出字线；

根据新的输出字线，将对应数据行初始化后的数据写入所述FPGA配置存储器；

将从所述初始化标志位拉升至下一数据行对应的标志位，在下一数据行写入数据“0”；

直到最后一个数据行写入数据完成。

进一步地，在将从初始化标志位拉高至第一个数据行对应的标志位之前，所述方法还包括：

根据所述初始化命令，获得目标地址；

基于所述目标地址，找到所述FPGA配置存储器内的数据；

针对所述FPGA配置存储器内的数据，按照依次递增排序的得到每个数据行的初始化标志位。

进一步地，利用所述初始化使能子信号和字线进行“或操作”，得到新的输出字线，包括：

判断对应数据行的初始化使能子信号或字线是否被拉高；

如果对应数据行的初始化使能子信号或字线被拉高，则将输出字线拉高，得到新的输出字线，否则继续监控所述初始化使能子信号或字线的情况。

进一步地，所述方法还包括：

设定第一预设时间；

在每个数据行对应的初始化标志位被拉高后，经所述第一预设时间之后，该数据行对应的字线被拉高。

进一步地，所述方法还包括：

设定第二预设时间；