[发明专利]一种高精度AD同步采集系统

权利要求书

1.一种高精度AD同步采集系统，其特征在于，包括三个AD7734芯片、CPLD芯片和TMS320VC33芯片；

所述三个AD7734芯片同步采集三路加速度模拟信号，并将转换完成的数据通过SPI串口输出给TMS320VC33芯片；

所述CPLD芯片用于进行AD7734的模数转换触发、AD7734的片选以及系统中断。

2.如权利要求1所述的一种高精度AD同步采集系统，其特征在于，所述AD7734芯片上的引脚包括：片选信号引脚CS、同步转换信号引脚SYNC、SPI时钟引脚SCLK、控制输入信号引脚DIN、转换数据输出信号DOUT；三个AD7734芯片共用一个主时钟信号MCLK和复位信号RESET；AD_CS通过TMS320VC33地址线进行控制，经过CPLD锁存输入AD7734的CS引脚。同步转换信号AD_SYNC由CPLD输出400Hz给AD7734的SYNC引脚，驱动三片AD7734进行数据的同步转换；系统中断信号INT0由CPLD输出400Hz给TMS320VC33的INT0引脚。

3.如权利要求1或2所述的一种高精度AD同步采集系统，其特征在于，所述TMS320VC33芯片的CLKX与CLKR引脚与AD7734芯片的SCLK引脚相连接；TMS320VC33的FSX和FSR引脚进行短接，使TMS320VC33发送与接收数据同步；TMS320VC33的控制信号由DX引脚发送给AD7734，由AD7734的DIN引脚来接收TMS320VC33的控制信号；TMS320VC33的控制信号控制AD7734的模数转换，当AD7734转换过程结束后，AD7734将转换结果通过DOUT引脚发送给TMS320VC33，最后由TMS320VC33的DR引脚接收转换结果。

4.如权利要求1所述的一种高精度AD同步采集系统，其特征在于，所述TMS320VC33芯片在完成串口寄存器配置后，能够实现与AD7734间的SPI串口数据通讯；需要配置的串行口控制寄存器包括串行口全局控制寄存器0x0003044、发送端口控制寄存器0x333、接收端口控制寄存器0x110、收发定时器控制寄存器0x1CF和收发周期寄存器0x000F000F。

5.如权利要求4所述的一种高精度AD同步采集系统，其特征在于，所述串行口全局控制寄存器0x0003044配置如下：

FSXOUT＝1：发送帧同步配置。设置FSX脚为输出；

XCLKSRCE＝1：发送时钟源。使用内部发送时钟；

CLKXP＝1：CLKX极性。设置CLKX为低电平有效；

CLKRP＝1：CLKR极性。设置CLKR为低电平有效。其余位置0。接收和发送的数据字长设置为8位，与AD7734保持一致。

6.如权利要求4所述的一种高精度AD同步采集系统，其特征在于，所述发送端口控制寄存器0x333配置如下：

CLKX FUNC＝1：时钟发送功能。设置CLKX为串口引脚；

CLKX I/O＝1：时钟发送输入/输出模式。设置CLKX为通用输出引脚；

DX FUNC＝1：DX功能。设置DX为串口引脚；

DX I/O＝1：DX输入/输出模式。设置DX为通用输出引脚；

FSX FUNC＝1：FSX功能。设置FSX为串口引脚；

FSXI/O＝1：FSX输入/输出模式。设置FSX为通用输出引脚。其余位置0。

7.如权利要求4所述的一种高精度AD同步采集系统，其特征在于，所述接收端口控制寄存器0x110配置如下：

DR FUNC＝1：DR功能。设置DR为串口引脚；

FSR FUNC＝1：FSR功能。设置FSR为串口引脚。其余位置0。