[发明专利]内存插槽及计算设备

权利要求书

1.一种内存插槽，其特征在于，所述内存插槽包括依次间隔设置的第一组引脚、第二组引脚以及第三组引脚，所述内存插槽还包括第一插槽和第二插槽，所述第一插槽位于所述第一组引脚和所述第二组引脚之间，所述第二插槽位于所述第二组引脚和所述第三组引脚之间；

所述第一插槽用于安装第一内存模块，所述第一组引脚与所述第二组引脚用于电连接所述第一内存模块；所述第二插槽用于安装第二内存模块，所述第二组引脚与所述第三组引脚用于电连接所述第二内存模块。

2.根据权利要求1所述的内存插槽，其特征在于，所述内存插槽包括本体；

所述本体一侧开设有所述第一插槽和所述第二插槽；

所述第一组引脚中各引脚的第一连接部均凸设于所述第一插槽的第一槽壁，所述第一组引脚中各引脚的第二连接部均凸设于所述本体背离所述第一插槽的一侧；

所述第二组引脚中各引脚的第一连接部均凸设于所述第一插槽的第二槽壁，所述第二组引脚中各引脚的第二连接部均凸设于所述第二插槽的第一槽壁，所述第二组引脚的第三连接部均凸设于所述本体背离所述第一插槽的一侧；

所述第三组引脚中各引脚的第一连接部均凸设于所述第二插槽的第二槽壁；所述第三组引脚中各引脚的第二连接部均凸设于所述本体背离所述第二插槽的一侧。

3.根据权利要求2所述的内存插槽，其特征在于，所述第一插槽的第二槽壁和所述第二插槽的第一槽壁为同一槽壁。

4.根据权利要求1至3中任一项所述的内存插槽，其特征在于，所述第二组引脚包括多个第一信号引脚；多个所述第一信号引脚用于在处理器和所述第一内存模块及所述第二内存模块之间传输数据相关信号，所述数据相关信号包括数据信号、数据选通信号和数据屏蔽信号。

5.根据权利要求4所述的内存插槽，其特征在于，所述第二组引脚还包括多个第一接地信号引脚；多个所述第一信号引脚与多个所述第一接地信号引脚间隔设置。

6.根据权利要求1至5中任一项所述的内存插槽，其特征在于，所述第一组引脚包括多个第二信号引脚和多个第一电源引脚，多个所述第二信号引脚用于传输时钟信号、地址信号和控制信号，多个所述第一电源引脚均用于传输电源信号；

所述第三组引脚包括多个第三信号引脚和多个第二电源引脚，多个所述第三信号引脚用于传输时钟信号、地址信号和控制信号，多个所述第二电源引脚均用于传输电源信号。

7.根据权利要求5或6所述的内存插槽，其特征在于，用于传输相同信号的所述第二信号引脚和所述第三信号引脚相对设置；所述第一组引脚中的第一电源引脚与所述第三组引脚中的第二电源引脚相对设置。

8.一种计算设备，其特征在于，所述计算设备包括主板、处理器、第一内存模块、第二内存模块以及如权利要求1至7中任一项所述的内存插槽；所述处理器设置于所述主板，并与所述主板电连接；

所述内存插槽设置于所述主板，并与所述主板电连接；

所述第一内存模块和所述第二内存模块分别设置于所述第一插槽和所述第二插槽；

所述处理器通过所述第一组引脚和所述第二组引脚与所述第一内存模块电连接；所述处理器通过所述第二组引脚和所述第三组引脚与所述第二内存模块电连接。

9.根据权利要求8所述的计算设备，其特征在于，所述主板包括多根第一连接线和多根第二连接线；所述处理器通过多根所述第一连接线与多个所述第一信号引脚电连接；所述处理器通过多根所述第二连接线与多个所述第二信号引脚和多个所述第三信号引脚电连接；

其中，用于传输相同信号的所述第二信号引脚和所述第三信号引脚电连接至同一根所述第二连接线。

10.根据权利要求8或9所述的计算设备，其特征在于，所述计算设备还包括电源连接器，所述主板还设有多根第三连接线，多个所述第一电源引脚和多个所述第二电源引脚均通过多根所述第三连接线电连接至所述电源连接器。