[发明专利]半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：

第一半导体柱，包括沿竖直方向由下至上依次设置的第一源极区、第一沟道区和第一漏极区，所述第一源极区与第一位线连接，所述第一沟道区与第一字线耦接；

第二半导体柱，与所述第一半导体柱沿第一方向并列排布，所述第二半导体柱包括沿第二方向依次设置的第二源极区、第二沟道区和第二漏极区，所述第一方向和所述第二方向相交且均垂直于所述竖直方向；所述第二源极区与第二位线连接，所述第二漏极区与第二字线连接；

存储线，沿所述第一方向延伸，所述存储线连接所述第一漏极区且与所述第二沟道区耦接。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体柱和所述第二半导体柱的材质包括氧化铟镓锌、氧化铟锡、氧化铟钨、氧化铟锌、氧化镓、氧化铟中的至少一种。

3.根据权利要求1所述的半导体器件，其特征在于，所述存储线包括沿所述第一方向的两端，其中一端嵌入所述第一漏极区，另一端嵌入所述第二沟道区，并且所述存储线嵌入所述第二沟道区的部分与所述第二沟道区之间设置有栅极介质层；

或者，所述存储线包括：

存储部，沿所述竖直方向延伸至所述第二半导体柱内，所述存储部的侧壁和底部与所述第二沟道区耦接；

连接部，位于所述存储部的顶部，所述连接部沿所述第一方向延伸至所述第一漏极区的顶部且与所述第一漏极区相接触。

4.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体柱的数量为多个，多个所述第一半导体柱呈第一阵列排布，所述第一阵列包括沿第三方向的第一半导体柱列和沿第四方向的第一半导体柱行；

所述第二半导体柱和所述第一半导体柱的数量相等，每个第二半导体柱与一个所述第一半导体柱沿所述第一方向并列排布，使得多个所述第二半导体柱呈第二阵列排布，所述第二阵列包括沿所述第三方向的第二半导体柱列和沿所述第四方向的第二半导体柱行；所述第三方向和所述第四方向均垂直于所述竖直方向，且所述第三方向、所述第四方向、所述第一方向和所述第二方向彼此相交；

所述存储线的数量为多个，每个存储线沿所述第一方向延伸且与一个所述第一半导体柱的第一漏极区连接以及与一个所述第二半导体柱的第二沟道区耦接。

5.根据权利要求4所述的半导体器件，其特征在于，所述第一位线沿所述第三方向延伸，且与沿所述第三方向并列排布的多个所述第一半导体柱的所述第一源极区连接；

所述第一字线沿所述第四方向延伸，且与沿所述第四方向并列排布的多个所述第一半导体柱的所述第一沟道区耦接；

所述第二位线沿所述第三方向延伸，且与沿所述第三方向并列排布的多个所述第二半导体柱的所述第二源极区连接；

所述第二字线沿所述第四方向延伸，且与沿所述第四方向并列排布的多个所述第二半导体柱的所述第二漏极区连接。

6.根据权利要求5所述的半导体器件，其特征在于，所述第一位线环绕所述第一源极区设置，所述第一字线环绕所述第一沟道区设置。

7.根据权利要求5所述的半导体器件，其特征在于，所述第二位线包括第一接触插塞和位于所述第一接触插塞顶部的第一主体部，所述第一主体部沿所述第三方向延伸，所述第一接触插塞的底部连接所述第二源极区；

所述第二字线包括第二接触插塞和位于所述第二接触插塞顶部的第二主体部，所述第二主体部沿所述第四方向延伸，所述第二接触插塞的底部连接所述第二漏极区。

8.根据权利要求4所述的半导体器件，其特征在于，多个所述第一半导体柱和多个所述第二半导体柱共同呈第三阵列排布，所述第三阵列包括沿所述第一方向的半导体柱行和沿所述第二方向的半导体柱列；

其中，所述半导体柱行包括交替排布的所述第一半导体柱和所述第二半导体柱，所述半导体柱列包括交替排布的所述第一半导体柱和所述第二半导体柱。