[发明专利]一种上电复位电路、集成电路及芯片

说明书

本发明的一种上电复位电路、集成电路及芯片，包括，电源输入端、具有第一输出端与第二输出端的信号输出端；初级复位电路、起振电路与整形电路；边沿触发器；其中，所述电源输入端用于接入电源Vcc；本发明通过整形电路使起振电路的输出端输出有效时钟信号，可以实现有效时钟信号输出的稳定性，初始电路复位完成后，通过边沿触发器接收到更加稳定的有效时钟信号，从而触发边沿触发器输出复位信号，从而保证芯片的准确运行，本发明可以很大程度的缓解系统复位时时钟信号不稳定的情况。

技术领域

本发明属于集成电路技术领域，涉及芯片设计技术，具体涉及一种上电复位电路、复位方法及芯片。

背景技术

在集成电路领域，数字电路需要用到复位功能，许多芯片都包含上电复位电路(Power-on Reset，POR)，上电复位电路的作用是在系统上电和下电时使数字电路产生复位信号，使模拟和数字模块初始化至预设状态。

电路工作时需要时钟信号进行同步，有些芯片对时钟信号的要求高，有些要求低。对时钟信号要求低的芯片在时钟信号还未稳定时，芯片也可以正常工作；而对于对时钟要求高的芯片，比如系统级芯片SOC或是数字基带处理芯片，若时钟信号还未稳定便开始正常工作，容易导致内部程序跑飞，进而报错，因此，对于高要求的系统级芯片或是数字基带处理芯片，为保证其正常工作时的稳定性，其要求在数字基带处理芯片的复位端进行复位完成进入正常工作前，其对应的时钟信号便处于稳定状态。

芯片的时钟源可使用内部时钟源，即芯片内部的石英晶体振荡器电路，也可使用外部时钟源，即外部时钟通过芯片管脚输入芯片。目前大多数芯片采用低成本的无源晶振与起振电路产生时钟信号，此外，由于片外晶振在芯片上电时，起振电路产生的时钟信号从无到有，振幅从小变大，起振电路产生的时钟信号是从不稳定变稳定的，需要在一定起振时间之后才能输出稳定的时钟信号，而对于常规的数字基带电路，起振电路产生的时钟信号直接传输给数字基带电路，复位信号完成时有很大的概率时钟信号还不稳定（包括时钟信号频率不稳定、幅度大小差异较大、占空比波动范围较大），不稳定的时钟可能导致芯片工作状态的不稳定，这可能造成芯片工作状态错误的风险。现有技术SOC芯片的芯片复位系统及方法存在着芯片工作状态不正确等问题，从而导致整个电路系统的不稳定。

发明内容

为解决上述现有技术问题，本发明提供一种上电复位电路、集成电路及芯片，目的在于在确保数字基带处理芯片在复位完成之前，其时钟信号已经稳定。

为了实现上述目的，本发明采用的技术方案是：

提供一种上电复位电路，其特征在于，包括，

电源输入端、具有第一输出端与第二输出端的信号输出端；

初级复位电路、起振电路与整形电路；

边沿触发器；

其中，所述电源输入端用于接入电源Vcc；

其中，所述起振电路的输出与所述整形电路电连接，整形电路的输出与所述边沿触发器的CLK端电连接，整形电路的输出为第一输出端，所述初级复位电路的输出与边沿触发器的复位端电连接，边沿触发器的输出Q端为第二输出端；

其中，所述起振电路用于产生正弦波时钟信号，整形电路用于把正弦波时钟信号转化为有效时钟信号，所述有效时钟信号可触发边沿触发器，

初级复位电路用于产生初级复位信号并将其传输给复位端，边沿触发器通过信号输出端表示复位信号的状态，复位信号具有复位开始信号与复位准备信号；且满足，

初级复位电路复位完成且CLK端接收到有效时钟信号，则边沿触发器的输出端为复位开始信号，否则边沿触发器的输出端为复位准备信号。

优选的，边沿触发器为D触发器；

整形电路的输出端与边沿触发器的CLK端反相电连接，D触发器的D端与电源输入端电连接；