[发明专利]一种基于复杂实时嵌入式系统的架构设计与架构转换方法有效
申请号: | 202211458349.0 | 申请日: | 2022-11-17 |
公开(公告)号: | CN115712420B | 公开(公告)日: | 2023-10-24 |
发明(设计)人: | 季洪新;陶福星;杨林;刘王军;何雄伟 | 申请(专利权)人: | 金航数码科技有限责任公司 |
主分类号: | G06F8/35 | 分类号: | G06F8/35;G06F8/20 |
代理公司: | 北京科迪生专利代理有限责任公司 11251 | 代理人: | 杨学明 |
地址: | 100083 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 复杂 实时 嵌入式 系统 架构 设计 转换 方法 | ||
1.一种基于复杂实时嵌入式系统的架构设计与架构转换方法,其特征在于,包括如下步骤:
步骤1、基于复杂实时嵌入式系统低层需求和设计约束,对复杂实时嵌入式系统进行SysML功能架构设计建模,然后通过模型自动转换方法将SysML功能架构模型转换为AADL功能架构模型;
步骤2、基于功能架构进行逻辑架构设计,对复杂实时嵌入式系统进行SysML及FACEProfile逻辑架构设计建模,然后通过模型自动转换方法将SysML及FACE Profile逻辑架构模型转换为AADL逻辑架构模型;
步骤3、基于逻辑架构进行物理架构设计,对复杂实时嵌入式系统进行SysML及MARTEProfile物理架构设计建模,然后通过模型自动转换方法将SysML及MARTE Profile物理架构模型转换为AADL物理架构模型。
2.根据权利要求1所述的一种基于复杂实时嵌入式系统的架构设计与架构转换方法,其特征在于,所述步骤1根据复杂实时嵌入式系统低层需求和设计约束,进行SysML功能架构设计建模,然后完成到AADL功能架构模型的转换,具体内容为:
基于复杂实时嵌入式系统低层需求和设计约束,对复杂实时嵌入式系统进行功能架构设计,首先建立系统的功能架构,包括系统功能元素的分配和建立功能层级;然后进行系统功能架构元素接口分析和定义,其次识别系统功能架构设计的衍生需求,最后将SysML功能架构模型转换为AADL功能架构模型;
功能架构设计建模主要根据复杂实时嵌入式系统的用例进行功能分析与设计,产生功能性的架构,功能架构中将抽象出功能组以及功能的概念,功能组将包含多个功能,这两个概念均使用SysML中的Block进行表示或者使用Profile对Block进行封装,为了区分代表功能组和功能的Block与表示系统的Block,将其单独使用包进行组织,主要使用块定义图(BDD)描述功能组和功能的分解结构,功能组中的功能之间的数据流交互使用内部块图(IBD)进行描述,功能流使用活动图进行描述,功能交互使用顺序图进行描述,功能元素的动态行为模型使用状态图进行描述,表示功能Block的Port表示功能的信息流端口,连接Connection用于表示功能之间的信息流连接关系。
3.根据权利要求1所述的一种基于复杂实时嵌入式系统的架构设计与架构转换方法,其特征在于,所述步骤2基于功能架构进行逻辑架构设计,进行SysML及FACE Profile的逻辑架构设计建模,然后完成到AADL逻辑架构模型的转换,具体内容为:
基于功能架构进行逻辑架构设计,首先定义逻辑组成,包括建立逻辑集合、定义逻辑实体、确定逻辑实体到功能元素的映射关系、性能指标的分配;然后进行系统逻辑架构的接口分析和定义,其次识别系统逻辑架构设计的衍生需求,最后将SysML及FACE Profile逻辑架构模型转换为AADL逻辑架构模型,其具体包括:
逻辑架构设计建模主要是对复杂实时嵌入式系统的逻辑组成进行建模设计,使用逻辑组件的方式对系统组成进行表示,并将功能架构中的功能分配到逻辑组件中,使用BDD图描述系统的分解组成关系,最顶层的Block表示系统,其他的Block表示逻辑组件或子系统,Block上的Port用于表示逻辑组件的数据交换端口,使用组成连接关系描述系统组成结构。在逻辑架构中对应的包中新建一个描述数据交换端口的Interface包,数据交换端口具体数据建模在BDD图中采用FACE Profile进行,通过将逻辑组件的Port的类型选择为FACE数据模型元素建立的数据,实现FACE数据模型和端口的关联;使用IBD图对系统的顶层逻辑组件之间的交互关系以及每个顶层逻辑组件内部的子组件之间和数据交互关系进行描述;连接Connector用于表示逻辑组件(用Property表示)之间的数据连接;使用IBD图进行功能架构中功能和逻辑架构中逻辑组件之间的分配关系描述,在BDD图中将表示功能的Block以Property的形式拖入图中,逻辑组件的Block同样的方式拖入,使用allocate将功能分配到逻辑组件,当模型比较复杂allocate关系较多时,使用追溯矩阵的形式描述功能到逻辑组件的分配关系,通过基于逻辑实体的状态图模型描述逻辑实体的动态行为,进行逻辑架构的动态行为验证。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于金航数码科技有限责任公司,未经金航数码科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211458349.0/1.html,转载请声明来源钻瓜专利网。