[发明专利]一种双处理器架构下的任意曝光时长图像采集装置及方法

权利要求书

1.一种双处理器架构下的任意曝光时长图像采集装置，其特征在于：包括图像采集板、主要由FPGA芯片芯构成的副处理板、主要由ARM处理器构成主处理板；图像采集板用于采集可见光图像；副处理板用于图像编解码和图像预处理；主处理板为整个装置供电、对图像进行处理和数据通信；

所述图像采集板，包括CMOS传感器、LDO供电模块、MCS-51单片机和板问连接器；采用LDO电源芯片为CMOS传感器供电，使用MCS-51单片机通过IIC总线对CMOS传感器的寄存器进行配置；CMOS传感器对原始图像进行采集，该图像为待解码的数据，经过板间连接器传输到副处理板；CMOS传感器支持外部触发模式，通过配置寄存器实现由外部触发信号控制曝光；

所述副处理板，包括电压转换模块、FPGA芯片、DDR3 SDRAM、QSPI FLASH、图像编码模块和板间连接器；电压转换模块将主处理板经过转换之后的电压进一步转换为FPGA芯片运行所需要的电压，FPGA芯片读取图像采集板采集的原始图像数据之后对其进行Bayer解码，Bayer解码之后的图像经过降噪、增强和颜色空间转换之后缓存在DDR3SDRAM存储器中，缓存的图像分为两路，一路经过编码之后通过板间连接器发送至主处理板用于处理，另一路进入图像编码模块进行SDI编码，转换成模拟信号之后再通过板间连接器连接到主处理板上的SMA接口，并连接显示器用于显示；

所述主处理板，包括供电和通信接口、DC-DC电压转换模块、降压变换模块、ARM处理器、DDR3 SDRAM、RS422通信模块、板间连接器、SMA接口和JTAG调试接口；供电和通信接口输入12V电压，经过DC-DC电压转换模块之后为整个装置提供稳定的电压和电流；降压变换模块将经过DC-DC转换之后的电压进一步转换为ARM处理器所需的电压；用于处理的图像数据通过板间连接器传输到ARM处理器，ARM处理器将接收图像缓存在DDR3 SDRAM中，并对图像进行均值和梯度计算，确定图像灰度分布；ARM处理器主动控制曝光时长，根据灰度信息与预设期望值之间的差，主动修改曝光时长参数并通过串口向FPGA芯片发送曝光控制指令；RS422通信模块通过供电和通信接口与上位机进行通信，接收控制曝光指令；用于显示的图像数据通过板间连接器连接到副处理板，再进一步连接到SMA接口并接到显示器显示；两个JTAG调试接口，分别用于FPGA芯片和ARM处理器的调试。

2.根据权利要求1所述的双处理器架构下的任意曝光时长图像采集装置，其特征在于：所述图像采集板、副处理板和主处理板由三层大小相同的电路板紧凑堆叠而成，图像采集板、副处理板和主处理板两两之间均通过HRS板间连接器连接，每块板子上均有四个定位孔，用于固定，装置整体尺寸小于30mm×30mm×30mm。

3.根据权利要求1所述的双处理器架构下的任意曝光时长图像采集装置，其特征在于：所述任意曝光时长范围为5ms到5000ms；所述任意时长的曝光基于CMOS传感器的外部触发模式，由上位机发送指令控制ARM处理器发出指令，或者由ARM处理器主动发出指令；FPGA芯片接收并解析指令之后控制MCS-51单片机通过IIC总线对CMOS传感器的寄存器进行配置；FPGA芯片产生触发信号控制CMOS传感器曝光。

4.一种双处理器架构下的任意曝光时长图像采集方法，其特征在于：实现步骤如下：

(1)上位机发送指令控制曝光时，由上位机提出曝光请求，将曝光时长参数传给ARM处理器或ARM处理器主动控制曝光；由ARM处理器主动控制曝光时，ARM处理器根据计算得出的均值和梯度信息与预设期望值之间的差，ARM处理器主动修改曝光时长参数；ARM处理器通过串口向FPGA芯片发送曝光控制指令，包括帧头、曝光时长、增益、帧尾；

(2)FPGA芯片解析曝光控制指令之后将配置信息通过串口发送给MCS-51单片机，MCS-51单片机通过IIC总线配置CMOS传感器的寄存器，设置CMOS传感器为外触发模式，外触发模式中曝光时间通过外部触发信号低电平的时间来控制；同时FPGA芯片解析曝光控制指令中的曝光时长之后产生触发信号并开启计时器，控制触发信号产生下降沿出发CMOS传感器开始曝光，到达指定曝光时长之后拉高触发信号，CMOS传感器曝光停止；

(3)CMOS传感器将图像数据通过板间连接器发送至FPGA芯片，FPGA芯片将从CMOS传感器得到的原始Bayer阵列数据进行读取，逐行缓存，对图像进行Bayer解码、降噪和颜色空间转换之后缓存在DDR3 SDRAM存储器中，缓存的图像分为两路，一路经过编码之后通过板间连接器发送至主处理板用于处理，另一路进入图像编码模块进行SDI编码之后再通过板间连接器连接到主处理板上的SMA接口，并连接显示器用于显示。