[发明专利]总线转换系统及方法

说明书

本发明公开了一种总线转换系统及方法，系统包括:PCIE转AXI4模块，接收由PCIE总线传输的待转换PCIE数据包；读取待转换PCIE数据包的第一个子数据，根据第一个子数据判断待转换PCIE数据包的数据包类型以及DW的个数；根据数据包类型及DW的个数确定剩余子数据个数；根据剩余子数据个数，读取剩余子数据，将第一个子数据和剩余子数据进行拼接后以AXI4的格式通过AXI4总线输出；AXI4转PCIE模块，接收由AXI4总线传输的待转换AXI4数据包；根据待转换AXI4数据包分离出PCIE包头和数据体，将PCIE包头和数据体以TLP的格式通过PCIE总线输出；或，仅分离出PCIE包头，将PCIE包头以TLP的格式通过PCIE总线输出。

技术领域

本发明涉及数据转换技术领域，尤其涉及总线转换系统及方法。

背景技术

PCIE(Peripheral Component Interconnect Express)是用于连接高速组件的接口标准，是PCI规格的延伸。PCIE总线由英特尔(Intel)公司于2004年推出，最初是针对高速的声音与影像数据流处理所设计，后来用以提升量测装置到计算机内存的数据传输率。PCIE最新标准为Gen6.0，与Gen5.0相比带宽再次翻倍，达到了64Gb/s,并且延迟相比上一代更低，同时PCIE支持x1、x2、x4、x8、x16、x32多种通道模式伸缩性非常强，可以满足不同系统设备对数据传输带宽的不同需求，所以PCIE几乎取代了以往所有的内部总线(包括AGP和PCI)。现在英特尔和AMD的CPU已采用单芯片组技术，取代原有的南桥/北桥。

AXI4-Stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应用。AXI4-Stream总线协议不同于AXI4-Lite和AXI4-MM协议，后者是基于内存映射的，传输时需要提供要操作的内存地址，而AXI4-Stream是面向流的传输，不涉及到内存地址。就像串口发送数据的时候，只按一定的波特率往出发送，不关心接收者存放的细节。因此，它不具有五个独立的协议通道。但握手过程和AXI4-lite和AXI4-MM一样。

PCIE本地总线由于接口种类与信号线个数都很多，且控制时序较复杂，而AXI4-Stream总线，作为大量嵌入式设备的专用标准总线，接口只有9个信号线，且时序控制简单易用，所以大多数嵌入式应用程序都是基于AXI4-Stream总线开发。由此可见，设计一套PCIE本地总线转AXI4-Stream总线方案显得非常重要。而如何实现PCIE总线与AXI4-Stream总线之间的数据转换是一个亟需解决的问题。

发明内容

本发明实施例提供一种总线转换系统和方法，可以将由PCIE总线传输的数据转换至AXI4-Stream总线后输出，也可以将由AXI4-Stream总线传输的数据转换至PCIE总线后输出；

本发明一实施例提供了一种总线转换系统，包括：PCIE转AXI4模块以及AXI4转PCIE模块；

所述PCIE转AXI4模块，用于接收由PCIE总线传输的待转换PCIE数据包；读取待转换PCIE数据包的第一个子数据，并根据待转换PCIE数据包的第一个子数据判断待转换PCIE数据包的数据包类型及DW的个数；根据待转换PCIE数据包的数据包类型及DW的个数确定待转换PCIE数据包的剩余子数据个数；根据待转换PCIE数据包的剩余子数据个数，读取待转换PCIE数据包的剩余子数据，继而将待转换PCIE数据包的第一个子数据和剩余子数据进行拼接，将拼接后的数据以AXI4的格式通过AXI4总线输出；

所述AXI4转PCIE模块，用于接收由AXI4总线传输的待转换AXI4数据包；根据所述待转换AXI4数据包分离出PCIE包头和数据体，将PCIE包头和数据体以TLP的格式通过PCIE总线输出；或，仅分离出PCIE包头，将PCIE包头以TLP的格式通过PCIE总线输出。

进一步的，所述PCIE转AXI4模块，包括：第一数据接收模块、第二数据接收模块、TX发送选择模块以及数据封装模块；