[发明专利]一种基于FPGA的数字图像相关法的优化方法及实现结构

权利要求书

1.一种基于FPGA的数字图像相关法的优化方法，其特征在于：包括兴趣点调度和兴趣点计算结果获取两个部分并行独立开展；

其中兴趣点调度包括下列步骤：

（1）确定兴趣区域内的全部需要计算的兴趣点位置，并确定全部兴趣点的计算路径，划分出首行兴趣点；

（2）根据步骤（1）中确定的全部兴趣点的计算路径，生成一个包含全部兴趣点初始值的列表——初值列表，和一个空的结果列表；

（3）判断初值列表是否为空，若为空则停止计算；

（4）顺序读取初值列表中的一个兴趣点初始值，判断该兴趣点是否为首行兴趣点，如果不是首行兴趣点，则跳转至步骤（8）；

（5）将该兴趣点投入兴趣点计算流水线，随后等待该兴趣点的计算结果；

（6）获取该兴趣点计算结果并将计算结果作为该兴趣点在兴趣区域中对应下一行的兴趣点的初始值，写入初值列表对应位置；

（7）将该兴趣点计算结果写入结果列表，随后返回步骤（3）；

（8）将该兴趣点投入兴趣点计算流水线，即刻返回步骤（3），无需等待计算结果；

其中兴趣点计算结果获取包括下列步骤：

（9）等待步骤（8）中兴趣点的计算结果；

（10）将该兴趣点计算结果作为该兴趣点在兴趣区域中对应下一行的兴趣点的初始值，写入初值列表对应的位置；

（11）将该兴趣点计算结果写入结果列表，随后返回步骤（9）。

2.一种基于FPGA的数字图像相关法的优化方法的实现结构，其特征在于：包括初值列表高速缓存模块，结果列表高速缓存模块，外部存储器控制模块，兴趣点调度模块，兴趣点计算结果获取模块和兴趣点计算流水线；

所述初值列表高速缓存模块用于缓存初值列表中有可能需要立即处理的部分；

所述结果列表高速缓存模块用于缓存计算完成不久的兴趣点的计算结果；

所述外部存储器控制模块用于外部存储器DDR的读写控制，以及在此基础上为初值列表高速缓存模块提供所需列表内容，将结果列表高速缓存模块中的计算结果存入到DDR中；

所述兴趣点调度模块用于实现一种基于FPGA的数字图像相关法的优化方法中兴趣点调度的全部步骤；

所述兴趣点计算结果获取模块用于实现一种基于FPGA的数字图像相关法的优化方法中兴趣点计算结果获取的全部步骤。

3.根据权利要求2所述的基于FPGA的数字图像相关法的优化方法的实现结构，其特征在于：所述初值列表高速缓存模块内含一个真双端口BRAM。

4.根据权利要求2所述的基于FPGA的数字图像相关法的优化方法的实现结构，其特征在于：所述结果列表高速缓存模块内含一个FIFO。

5.根据权利要求2所述的基于FPGA的数字图像相关法的优化方法的实现结构，其特征在于：所述兴趣点计算流水线包括整像素匹配流水线和亚像素匹配流水线。

6.根据权利要求5所述的基于FPGA的数字图像相关法的优化方法的实现结构，其特征在于：所述亚像素匹配流水线采用的匹配算法包括但不限于流水化的逆合成牛顿高斯算法。

7.根据权利要求5所述的基于FPGA的数字图像相关法的优化方法的实现结构，其特征在于：所述整像素匹配流水线采用的匹配算法包括但不限于模板匹配算法。