[发明专利]一种存储单元结构及其读写方法

说明书

本发明提供了一种存储单元结构，包括晶体管M1、晶体管M2、晶体管M3、写位线WBL、写字线WWL、读字线RWL和读位线RBL，其中，所述晶体管M1的漏极连接所述写位线WBL、栅极连接所述写字线WWL、源极连接所述晶体管M2的栅极；所述晶体管M2的源极接地、漏极与所述晶体管M3的源极连接；所述晶体管M3的栅极连接所述读字线RWL、漏极连接所述读位线RBL；所述写位线WBL、所述写字线WWL、所述读字线RWL和所述读位线RBL分别连接第一、第二、第三和第四电源模块。该存储单元结构简单，并且写路径与读路径分离，降低了写和读之间的干扰。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种存储单元结构及其读写方法。

背景技术

存储芯片，也叫半导体存储器，是电子数字设备中用来存储的主要部件，在整个集成电路市场中有着非常重要的地位。存储器能够存储程序代码来处理各类数据，也能够在存储数据处理过程中存储产生的中间数据和最终结果，是当前应用范围最广的基础性通用集成电路产品。

依据存储芯片的功能、读取数据的方式、数据存储的原理大致可以将存储芯片分为挥发性存储器(Vo l at i l e Memory)和非挥发存储器(Non- vo l at i l eMemory)，非挥发存储器在外部电源切断后仍能够保持所存储的内容，读取速度较慢但存储容量更大，主要包括EEPROM、F l ash Memory(闪存芯片)、PROM(可编程只读存储器)和EPROM(可擦除可编程只读存储器)等。挥发性存储分为DRAM和SRAM。作为目前不挥发存储器的主流技术，F l ash存储器主要有两大类：基于浮栅(F l oat i ng gate)型的和基于缺陷(Trap)型的。

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。一个存储器包含许多存储单元，每个存储单元可存放一个字节，每个存储单元的位置都有一个编号，即地址，一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量，假设一个存储器的地址码由20位二进制数 (即5位十六进制数)组成，则可表示220，即1M个存储单元地址，每个存储单元存放一个字节，则该存储器的存储容量为1KB。

现有的存储器晶体管多而杂，结构复杂，并且读和写之间路径干扰严重，针对该问题，有必要提供一种结构简单且读和写之间路径不干扰存储单元结构。

发明内容

解决的技术问题

针对现有技术所存在的上述缺点，本发明提供了一种存储单元结构及其读写方法，该存储单元结构简单，并且写路径与读路径分离，降低了写和读之间的干扰。

技术方案

为实现以上目的，本发明通过以下技术方案予以实现：

本发明一种一种存储单元结构，包括晶体管M1、晶体管M2、晶体管 M3、写位线WBL、写字线WWL、读字线RWL和读位线RBL，其中，所述晶体管M1的漏极连接所述写位线WBL、栅极连接所述写字线WWL、源极连接所述晶体管M2的栅极；所述晶体管M2的源极接地、漏极与所述晶体管 M3的源极连接；所述晶体管M3的栅极连接所述读字线RWL、漏极连接所述读位线RBL；所述写位线WBL、所述写字线WWL、所述读字线RWL和所述读位线RBL分别连接第一、第二、第三和第四电源模块。

进一步地，所述第一、第二、第三和第四电源模块分别用于在所述存储单元结构进行写操作时保持高电平、高电平、低电平和低电平。

进一步地，所述第一、第二、第三和第四电源模块分别用于在所述存储单元结构进行读操作时保持低电平、低电平、高电平和高电平。

进一步地，所述晶体管M1和所述晶体管M2之间设置有敏感节点 SN，所述敏感节点SN连接有电容。