[发明专利]一种基于FPGA和多级对数放大器的自动增益控制系统

权利要求书

1.一种基于FPGA和多级对数放大器的自动增益控制系统，其特征在于，应用于接收机，该系统包括：级联运放单元、稳压器、数字电路和多级对数放大器，所述数字电路包括：AGC芯片和FPGA芯片；

所述稳压器，用于输出标准电压至级联运放单元；

所述级联运放单元，用于接收输入信号，根据标准电压进行放大或缩小，输出稳定缩放信号给AGC芯片；

所述AGC芯片，用于接收缩放信号，根据FPGA反馈的系数进行调整，将调整后的信号输出给多级对数放大器；

所述FPGA芯片，用于控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别，并将系数传递给AGC芯片；

所述多级对数放大器，用于将AGC输出的信号放大并调整为固定幅度的输出信号，并发送给AD转换模块，所述固定幅值对应于AD转换模块的工作范围。

2.如权利要求1所述的系统，其特征在于，所述自动增益控制系统通过以下方式获取输入信号：

1)确定定向耦合器的技术指标，包括耦合系数C、各端口的特性阻抗Z₀、中心频率f_c、微带线介质基片厚度h和介质基板的相对介电常数εr；

2)结合上述技术指标，计算奇模和偶模阻抗Z_0e和Z_0o；

3)根据微带线介质基片厚度h和介质基板的相对介电常数εr，计算Z_0e、Z_0o的微带耦合线宽度W及间距S以及四分之一波长的长度P；

4)调整宽度W及间距S，使仿真计算得到的端口的端接阻抗值、取样信号波长与期望值符合。

3.如权利要求1所述的系统，其特征在于，所述FPGA芯片通过以下方式实现控制AGC芯片放大或缩小的系数，使得多级对数放大器前级能够识别：

通过检波法原理，确定信号的采样值M和下行同步码64个码片的功率，以此确定加权因子K；

在5ms内的周期中递取6400个码片，每64个码片做积分，根据加权因子K依次向前滚动计算得到映射值A；

最后映射值A通过对数运算计算出一帧6400个码片中的位置F，再通过和运算得到功率能量，通过将数据平方后推导出最高位的方法门限比较后逐位得到所需控制字二进制的数值即为AGC控制字。

4.如权利要求1所述的系统，其特征在于，所述多级对数放大器包括：

通道一：第一前置放大器，用于接收输入信号，根据衰减器放大倍数A^-2调整后，送入第一片串联级联对数放大器，A表示第一前置放大器的增益；

通道二：第二前置放大器，用于接收输入信号，根据衰减器放大倍数A⁰调整后，送入第二片串联级联对数放大器；

通道三：第三前置放大器，用于接收输入信号，根据衰减器放大倍数A⁵调整后，送入第三片串联级联对数放大器；

三通道并联，各串联级联对数放大器首尾相连；

并联求和电路，用于对三通道输出并联求和，并将结果输出至AD转换模块。

5.如权利要求4所述的系统，其特征在于，第一片串联级联对数放大器由2个限幅放大器串联级联；第二片串联级联对数放大器由5个限幅放大器串联级联；第三片串联级联对数放大器由5个限幅放大器串联级联。

6.如权利要求1所述的系统，其特征在于，所述级联运放单元包括：低噪声放大器、射频衰减器或二中频放大器，在输出过高时使其放大的增益下降，输出低时将信号以最大增益进行放大。