[发明专利]一种基于自主架构芯片的Decode模拟器及调试方法在审
申请号: | 202211508865.X | 申请日: | 2022-11-29 |
公开(公告)号: | CN115718704A | 公开(公告)日: | 2023-02-28 |
发明(设计)人: | 李雨格;顾彪;欧阳有恒;黄程;姚轶晨;严大卫;张琦滨;汪争 | 申请(专利权)人: | 无锡先进技术研究院 |
主分类号: | G06F11/36 | 分类号: | G06F11/36 |
代理公司: | 南京纵横知识产权代理有限公司 32224 | 代理人: | 王宜鹏 |
地址: | 214122 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 自主 架构 芯片 decode 模拟器 调试 方法 | ||
本发明公开了一种基于自主架构芯片的Decode模拟器调试方法,包括以下步骤:获取指令类型模块getType,根据指令中固定的opcode段判断指令类型,再依据指令类型对每种指令赋值特定的optype和tag标签;解码模块decode,根据optype和指令集手册提取前述指令中指令段对应的数值;将前述提取的数值与tag标签中信息进行效验,验证提取的正确性。
技术领域
本发明涉及一种基于自主架构芯片的Decode模拟器及调试方法,属于集成电路芯片验证技术领域。
背景技术
为了加速硬件的开发过程,设计人员经常使用软件来对硬件进行建模。在设计一个新的机器时。一般先编写一个指令集模拟器或者某个模块的模型来测试他们的想法,这些模拟器或者模型一般是使用硬件描述语言和传统的程序语言来实现的。但现有的模拟器或者模型缺少必要的效验手段,在实际硬件被实现之前,硬件设计人员不能很好地在这些模型上执行程序来验证硬件设计的性能和准确性,并采取相应补救措施减少了返工的次数,从而限制了硬件开发的速度和质量。
发明内容
为解决现有技术的不足,本发明的目的在于提供一种基于自主架构芯片的Decode模拟器及调试方法,可以及时发现芯片RTL代码的设计问题,降低芯片的流片风险。
为了实现上述目标,本发明采用如下的技术方案:
一种基于自主架构芯片的Decode模拟器调试方法,包括以下步骤:
获取指令类型模块getType,根据指令中固定的opcode段内的数据判断指令类型,再依据指令类型对每条指令赋值特定的optype和tag标签;
解码模块decode,根据optype和指令集手册提取前述指令中各指令段对应的数值;
使用前述指令的各指令段数值时,根据tag标签中信息进行校效验,判断是否正确提取。
进一步地,前述tag标签的每一位都对应一种指令段。
进一步地,前述根据optype和指令集手册提取前述指令中指令段对应的数值的步骤包括:
根据optype标签识别指令类型;
基于指令类型,从指令集手册确定需要提取的指令段,指令集手册中记载了每种指令类型中所包含的指令段;
提取指令段中的数值。
一种基于自主架构芯片的Decode模拟器,应用前述任一项的调试方法,包括:
获取指令类型模块getType,对指令进行分析并将指令分类,基于分类后的指令类型赋值特定的optype和tag标签;
解码模块decode,用于提取分类后的指令中各指令段的数值;
验证模块,调用指令段中的数值与tag标签中的信息进行效验。
一种存储介质,存储介质用于存储程序指令,程序指令用于执行前述任一项的调试方法。
一种设备,包括存储介质、处理器以及存储在存储介质中并可在处理器上运行的计算机程序,处理器执行计算机程序时实现前述任一项的调试方法。
本发明所达到的有益效果:
本发明通过C++建模,全面模拟了自主架构芯片的Decode的流程,可以准确的模拟了芯片的解码功能,提升了芯片的研发速度;通过tag标签的效验,提高了设计芯片的准确性,降低了芯片的流片风险。
附图说明
图1是本发明基于自主架构芯片的Decode模拟器的结构示意图;
图2是本发明基于自主架构芯片的Decode模拟器的调试流程示意图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡先进技术研究院,未经无锡先进技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211508865.X/2.html,转载请声明来源钻瓜专利网。