[发明专利]一种发送端及接收端的前馈均衡器抽头系数联合优化系统

权利要求书

1.一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：该系统应用在芯片（100）上，所述芯片（100）中的电路包括：串化器（110）、预驱动级（120）、带有前馈均衡器的输出驱动级（130）、信道（140）、连续时间线性均衡器（150）、模数转换器（160）、数字信号处理模块（170）、时钟和数据恢复电路（180）、时钟电路（190）和前馈均衡器抽头系数调节模块（200）；

所述数字信号处理模块（170）包括解串化器（171）、前馈均衡器（172）和判决反馈均衡器（173）；

所述解串化器（171）接收模数转换器（160）送出的32路量化信号，并将其解串成64路量化信号，具有8个抽头系数的所述前馈均衡器（172）对64路量化信号进行均衡，将均衡后的64路量化信号送给判决反馈均衡器（173），同时将主抽头以及主抽头的前一个抽头和后一个抽头的系数送给所述前馈均衡器抽头系数调节模块（200），所述判决反馈均衡器（173）对接收的前馈均衡器（172）送来的均衡后的64路量化信号再进行判决反馈均衡，同时对信号进行判别，并将判决的结果输出，同时将所述时钟与数据恢复电路（180）所需的Data1:64和Error1:64传输过去；

所述前馈均衡器抽头系数调节模块（200）包括系数译码器（201）；

所述系数译码器（201）接收数字信号处理模块（170）中前馈均衡器（172）送出的Pre1抽头系数、Main抽头系数和Post1抽头系数，并将其系数转换成发送端带有前馈均衡器的输出驱动级（130）中的S1-S6的开关信号；S1-S3的开关信号用来调节预驱动后Pre串化信号的电流模逻辑驱动级（1331）的均衡大小，S4-S6的开关信号用来调节预驱动后Post串化信号的电流模逻辑驱动级（1333）的均衡大小，使发送端的3阶前馈均衡器的抽头系数设置成与接收端前馈均衡器相对应阶数的抽头系数一致。

2.根据权利要求1所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述串化器（110）包括64到4串化电路（111），4到1串化电路（112），3阶FIR生成器（113）以及提供给串化电路相对应时钟的分频电路（114）；

所述64到4串化电路（111）会接收数字系统传输过来的64路并行数据，并根据时钟信号对其依次进行串化，串化完成后的4路并行信号再送给4到1串化电路（112），4到1串化电路（112）将64到4串化电路（111）传输过来的4路并行信号继续串化，串化为1路串行信号，通过3阶FIR生成器生成Pre串化信号、Main串化信号和Post串化信号，所述分频电路（114）接收时钟电路（190）送来的四相位正交时钟，并对其进行分频送给64到4串化电路（111）。

3.根据权利要求2所述一种发送端及接收端的前馈均衡器抽头系数联合优化系统，其特征在于：所述预驱动级（120）对Pre串化信号、Main串化信号和Post串化信号进行预驱动，所述预驱动级（120）采用尺寸逐级放大的反相器进行预驱动，每级反相器由一个PMOS管和一个NMOS管构成，P1、P2、P3和P4的PMOS管尺寸是逐级放大，N1、N2、N3和N4的NMOS管尺寸是逐级放大，最后一级由P4和N4构成的反相器的尺寸就能够驱动最后的输出级，反相器链中加入了反馈电阻Rf形成一个Sub-UI的均衡，提升反相器输出信号的上升速度。