[发明专利]一种芯片的扇出型封装方法及芯片封装件

权利要求书

1.一种芯片的扇出型封装方法，用于对芯片进行封装，所述芯片包括由内至外依次设置的至少两圈电极；其特征在于，包括：

将所述芯片放置在第一载板的表面；其中，所述电极朝上；

按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极向上延伸；

将所述芯片翻转至第二载板的表面，并对所述芯片灌胶封装，得到芯片封装件。

2.根据权利要求1所述的扇出型封装方法，其特征在于，所述按照由外圈至内圈的顺序，依次通过增材制造方式分别使对应圈的所述电极沿径向向外延伸和使全部所述电极向上延伸的步骤，包括：

按照由外圈至内圈的顺序，依次进行如下操作：

在所述芯片的周侧铺设第一封装胶层；

通过增材制造方式使对应圈的所述电极沿径向向外延伸；

通过增材制造方式使全部所述电极的端部向上延伸相同高度。

3.根据权利要求2所述的扇出型封装方法，其特征在于，所述在所述芯片的周侧铺设第一封装胶层的步骤，包括：

灌封装胶至不高于所述电极顶部的高度；

对所述封装胶进行烘干处理，形成所述第一封装胶层。

4.根据权利要求2所述的扇出型封装方法，其特征在于，所述通过增材制造方式使对应圈的所述电极沿径向向外延伸的步骤，包括：

通过增材制造方式在所述第一封装胶层的表面制备导电端点；其中，所述导电端点与对应圈的所述电极一一对应；所述导电端点与所述电极所在圈的中心点的距离大于对应于所述导电端点的所述电极与所述中心点的距离；

通过增材制造方式在所述第一封装胶层的表面制备导电通路；其中，所述导电通路与对应圈的所述电极一一对应；所述导电通路的端部分别连接对应于所述导电通路的所述电极和对应于所述电极的所述导电端点。

5.根据权利要求4所述的扇出型封装方法，其特征在于，所述通过增材制造方式在所述第一封装胶层的表面制备导电端点的步骤，包括：

在所述第一封装胶层的表面涂覆感光材料，并进行曝光和显影，使所述第一封装胶层表面的第一目标区域露出；其中，所述第一目标区域与对应圈的所述电极一一对应；所述第一目标区域与所述电极所在圈的中心点的距离大于对应于所述第一目标区域的所述电极与所述中心点的距离；

通过增材制造方式在所述第一目标区域的表面制备所述导电端点；

将所述感光材料去除。

6.根据权利要求4所述的扇出型封装方法，其特征在于，所述通过增材制造方式在所述第一封装胶层的表面制备导电通路的步骤，包括：

在所述第一封装胶层的表面涂覆感光材料，并进行曝光和显影，使所述第一封装胶层表面的第二目标区域露出；其中，所述第二目标区域与对应圈的所述电极一一对应；所述第二目标区域的端部分别连接对应于所述第二目标区域的所述电极和对应于所述电极的所述导电端点；

通过增材制造方式在所述第二目标区域的表面制备所述导电通路；

将所述感光材料去除。

7.根据权利要求1所述的扇出型封装方法，其特征在于，所述对所述芯片灌胶封装的步骤，包括：

在所述芯片的顶部铺设第二封装胶层。

8.根据权利要求7所述的扇出型封装方法，其特征在于，所述在所述芯片的顶部铺设第二封装胶层的步骤，包括：

灌封装胶至高于所述芯片顶部的高度；

对所述封装胶进行烘干处理，形成所述第二封装胶层。

9.根据权利要求1所述的芯片封装方法，其特征在于，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。

10.一种根据权利要求1-9任一项所述的扇出型封装方法制备得到的芯片封装件，其特征在于，包括：所述芯片和封装胶层；所述封装胶层包裹在所述芯片的外部；所述电极分别延伸至所述封装胶层的表面。