[发明专利]系统级封装模数转换芯片及其测试系统、测试方法

说明书

本发明提供一种系统级封装模数转换芯片及其测试系统、测试方法，所述系统级封装模数转换芯片包括采样保持子芯片、耦合电容及时间交织模数转换子芯片，相对于传统的板级集成系统，其整体器件布局更紧凑，尺寸规格更小，子芯片之间的互连线长度缩短，能减轻延迟、容抗、寄生效应等不良影响，能提高数据传输速度；同时，通过采样保持子芯片提升采样输入带宽，通过时间交织模数转换子芯片的时间交织架构提升模数转换的处理速度，并配合系统级封装模数转换芯片测试系统及测试方法对系统级封装模数转换芯片中各个通道间的失配误差进行校正，保证了时间交织模数转换子芯片的模数转换精度及效率，简单高效地实现了高带宽超高速模数转换器。

技术领域

本发明涉及电子技术领域，特别是涉及一种系统级封装模数转换芯片及其测试系统、测试方法。

背景技术

如今处于高速发展的数字化时代，在基础前沿技术类、国防军工等领域，待处理的电信号频率越来越高，信号上升时间甚至达到皮秒级。为保证电信号采样后不失真，需要不断提高采样系统的采样率及模拟输入带宽，模数转换芯片(ADC芯片)的采样精度、采样频率、功耗和封装体积等固有特性将会成为影响数字化时代发展的关键因素。但是，目前国内ADC芯片的采样率及模拟输入带宽依然处于较低水平状态，无法通过芯片本身去实现高频信号的无失真采样。

为提高ADC芯片的采样率，目前有两种技术手段：一是从现有的芯片入手，采用较为成熟的时间交替技术，但它的缺陷在于引入系统失配误差，且系统的模拟输入带宽依然由单片ADC芯片的模拟带宽所限制；二是用独立的采样保持芯片(T/H芯片)配合高速ADC子芯片以实现高频性能，采用T/H+ADC的结构实现模块级射频采样功能，即将高速变化的信号转化为变化缓慢的信号送入较低带宽的高速ADC进行采样，但是，其是基于已封装完好的芯片在板级搭建T/H+多ADC结构的采集系统，PCB设计布线复杂，可靠性低，功耗大，芯片之间互连线缆的长度会产生延迟、容抗等因素，对高频信号传输不利，芯片间互连线缆完全封闭后降低了信息传输的安全度。

因此，目前亟需一种简单高效的超高速宽带模数转换技术方案。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超高速宽带模数转换技术方案，本申请利用已有的采样保持芯片和模数转换芯片设计更高模拟输入带宽的超高速模数转换器，以弥补传统设计方法所存在的缺陷，并配套测试校正算法对其关键指标进行优化提升。

为实现上述目的及其他相关目的，本发明提供的技术方案如下。

一种系统级封装模数转换芯片，包括：

基板，包括相对设置的正面和背面；

采样保持子芯片，设置在所述基板的正面上，用于对模拟信号进行采样保持，输入端从所述基板的背面电引出；

耦合电容，设置在所述基板的正面上，一端接所述采样保持子芯片的输出端；

时间交织模数转换子芯片，设置在所述基板的正面上，输入端接所述耦合电容的另一端，对耦合隔离后的所述模拟信号进行时间交织模数转换，得到并输出数字信号，电源端、输出端从所述基板的背面电引出；

塑封体，设置在所述基板上，并对所述采样保持子芯片、所述耦合电容及所述时间交织模数转换子芯片进行塑封保护。

可选地，所述基板内部设置有重新布线层，所述采样保持子芯片的输入端、所述时间交织模数转换子芯片的电源端、所述时间交织模数转换子芯片的输出端分别通过所述重新布线层从所述基板的背面电引出，并在所述基板的背面呈球珊阵列设置；所述采样保持子芯片、所述耦合电容及所述时间交织模数转换子芯片分别键和设置在所述基板的正面上，并通过所述重新布线层分别实现所述采样保持子芯片与所述耦合电容之间的电气连接、所述耦合电容与所述时间交织模数转换子芯片之间的电气连接。

可选地，所述系统级封装模数转换芯片还包括：