[发明专利]半导体芯片的制造方法及半导体芯片

说明书

本发明公开了半导体芯片的制造方法，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区和第二P型掺杂区；本发明提供半导体芯片，本发明公开的半导体芯片的制造方法及半导体芯片具有EAS特性和阈值电压更稳定等优点。

技术领域

本发明涉及集成电路制造领域，尤其涉及半导体芯片的制造方法及半导体芯片。

背景技术

MOSFET芯片是半导体芯片的一种，属于功率半导体芯片范畴，按照其物理结构，可将MOSFET芯片分类为平面MOSFET和沟槽MOSFET两个大类，其中沟槽MOSFET的电流密度更高，在中低压MOSFET中占主导地位；按照其导电类型，可将MOSFET芯片分类为N沟道MOSFET和P沟道MOSFET，其中N沟道MOSFET的多数载流子为自由电子，P沟道MOSFET的多数载流子为空穴，所以N沟道MOSFET的电流密度更高，使用场景更广泛。

衡量MOSFET芯片好坏的直流参数包括击穿电压、导通电阻和阈值电压，通常情况下，击穿电压越大越好，导通电阻越小越好；阈值电压是在MOSFET的沟槽侧壁形成沟道、使得MOSFET导通所对应的栅极电压。

衡量MOSFET芯片好坏的非直流参数包括寄生电容、开关时间、雪崩电流(EAS)等，其中雪崩电流(EAS)反映了MOSFET承受脉冲电流的能力，本领域专业人员都知道，雪崩电流主要受芯片面积、基区电阻、接触孔电阻影响。

发明内容

本发明提供了半导体芯片的制造方法及半导体芯片，具备EAS特性和阈值电压更稳定等优点，解决了原有MOSFET存在的EAS和阈值电压不稳定的问题。

根据本申请实施例提供的半导体芯片的制造方法，包括如下步骤：

在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；

以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；

去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；

采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；

采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区和第二P型掺杂区；

采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；

采用离子注入工艺，对第二P型掺杂区的上表层和侧表层进行反型注入掺杂；

采用腐蚀工艺，依次去除全部的第二氧化硅、氮化硅以及第一氧化硅；

采用热氧化工艺，生长第三氧化硅即栅氧化层；

淀积多晶硅，并去除高出所述第三氧化硅上表面的多晶硅，保留所述沟槽中的多晶硅；

采用光刻、离子注入、退火工艺，形成源区；

制作接触孔；

采用离子注入、退火工艺，在接触孔的底部和侧面形成第三P型掺杂区；

采用离子注入、退火工艺，在接触孔的底部和侧面形成第四P型掺杂区。

优选地，所述第一P型掺杂区为MOSFET的体区，所述多晶硅为MOSFET的多晶硅栅，所述衬底和外延为MOSFET的漏极，所述第二P型掺杂区、第三P型掺杂区、第四P型掺杂区为浓掺杂体区。