[发明专利]一种基于两层光罩的沟槽MOSFET及其制造方法有效
申请号: | 202211556239.8 | 申请日: | 2022-12-06 |
公开(公告)号: | CN115621127B | 公开(公告)日: | 2023-03-28 |
发明(设计)人: | 薛璐;李加洋;吴磊;胡兴正;刘海波 | 申请(专利权)人: | 南京华瑞微集成电路有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/027;H01L21/28;H01L29/423;H01L29/78 |
代理公司: | 南京瑞华腾知识产权代理事务所(普通合伙) 32368 | 代理人: | 徐冲冲 |
地址: | 210000 江苏省南京市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 两层光罩 沟槽 mosfet 及其 制造 方法 | ||
1.一种基于两层光罩的沟槽MOSFET的制造方法,其特征在于,包括:
提供第一导电类型的衬底,并在所述衬底的上侧制作外延层;
在所述外延层的表面淀积一层二氧化硅层,然后在二氧化硅层的上侧涂抹光刻胶并进行沟槽光刻,然后分两步刻蚀形成沟槽,其中,第一步刻蚀形成沟槽的上端部分,第二步刻蚀形成沟槽的下端部分,所述沟槽的上端部分侧壁向外倾斜设置,终端区内的相邻的两个沟槽的下端部分之间的距离为a,有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b,a<b,且其两端延伸至终端区内,并与终端区内用以引出gate的沟槽连接,有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小,以使有源区的两个相邻沟槽的上端部分的中部呈间隔设置,且其上端部分的两端位置连接,终端区的相邻的两个沟槽的上端部分连接,且两处连接位置均低于外延层的上表面,所述用以引出gate的沟槽的宽度大于其余沟槽的宽度;
在所述沟槽内生长栅氧化层,并在所述栅氧化层的外侧淀积第一导电类型元素掺杂的多晶硅;
在所述外延层内注入第二导电类型的元素,并进行退火处理,以在有源区和终端区的外端形成第二导电类型的体区;
沉积介质层,所述介质层在用以引出gate的沟槽中部形成有凹槽,然后通过抓终点的检测方式对所述介质层进行刻蚀,以使所述介质层的上端与外延层齐平,同时刻蚀掉凹槽的底部的介质层;
通过向外延层内执行第一导电类型元素的注入和退火操作制作形成第一导电类型的阱区;
通过沟槽间自对准工艺刻蚀形成连接孔;
沉积金属层,在金属层的上侧涂抹光刻胶并进行光刻,然后将所述金属层刻蚀形成source金属、gate金属和截止环金属。
2.根据权利要求1所述的一种基于两层光罩的沟槽MOSFET的制造方法,其特征在于,所述用以引出gate的沟槽的宽度为其余沟槽的宽度3倍以上,其余沟槽的宽度为0.2-1.2um。
3.根据权利要求2所述的一种基于两层光罩的沟槽MOSFET的制造方法,其特征在于,所述沟槽的下端部分的深度为深度0.6-2um,所述沟槽的上端部分的深度为0.5-1um,且其侧壁的倾斜角度为30-45°。
4.根据权利要求1所述的一种基于两层光罩的沟槽MOSFET的制造方法,其特征在于,有源区内的相邻的两个沟槽的下端部分的两端之间的距离由b以线性变化缩减为a,且距离为a的部分的长度在4 um以上。
5.根据权利要求1所述的一种基于两层光罩的沟槽MOSFET的制造方法,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型。
6.一种基于两层光罩的沟槽MOSFET,其特征在于,包括第一导电类型的衬底和设置在所述衬底上侧的外延层,所述外延层上刻蚀形成有多个沟槽,所述沟槽的上端部分侧壁向外倾斜设置,终端区内的相邻的两个沟槽的下端部分之间的距离为a,有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b,a<b,且其两端延伸至终端区内,并与终端区内用以引出gate的沟槽连接,有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小,以使有源区的两个相邻沟槽的上端部分的中部呈间隔设置,且其上端部分的两端位置连接,终端区的相邻的两个沟槽的上端部分连接,且两处连接位置均低于外延层的上表面,所述用以引出gate的沟槽的宽度大于其余沟槽的宽度,在所述沟槽内生长有栅氧化层,所述栅氧化层的外侧设有第一导电类型元素掺杂的多晶硅,在有源区和终端区的外端形成有第二导电类型的体区,所述沟槽的上端设有介质层,所述体区的上端设有第一导电类型的阱区,所述外延层和用以引出gate的沟槽内通过自对准工艺刻蚀形成有连接孔,所述连接孔内以及介质层和外延层的上侧沉积有金属层,所述金属层经刻蚀形成source金属、gate金属和截止环金属。
7.根据权利要求6所述的一种基于两层光罩的沟槽MOSFET,其特征在于,所述用以引出gate的沟槽的宽度为其余沟槽的宽度3倍以上,其余沟槽的宽度为0.2-1.2um。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京华瑞微集成电路有限公司,未经南京华瑞微集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211556239.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造