[发明专利]一种AXI总线的ID压缩装置及方法

说明书

本发明公开了一种AXI总线的ID压缩装置及方法。AXI总线的ID压缩装置包括映射关系生成模块、第一映射模块和第二映射模块；映射关系生成模块用于生成与主机侧地址通道ID对应的新ID，以及生成主机侧地址通道ID与新ID的映射关系表；第一映射模块用于根据映射关系生成模块生成的新ID，生成从机侧地址通道ID；第二映射模块用于根据从机侧响应ID查找映射关系表，生成主机侧响应ID。本发明能够非常简便地对AXI总线的ID进行压缩，并且不会影响原有AXI总线传输的性能。

技术领域

本发明属于数据处理技术领域，更具体地，涉及一种AXI总线的ID压缩装置及方法。

背景技术

AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线，目前在SoC模块互联中被广泛应用。AXI总共有五个通道，分别为写地址通道（Write Address Channel，AW Channel）、写数据通道（Write DataChannel，W Channel）、写响应通道 （Write Response Channel，B Channel）、读地址通道（Read Address Channel，AR Channel）和读响应通道（Read Response Channel，RChannel）。

AXI总线的ID在AXI总线传输当中起到了标记传输序号的作用，读地址通道与读响应通道之间、以及写地址通道与写响应通道之间均依靠ID进行标识和匹配。AXI传输的发起者（即主机，Master）会有一个Master侧的ID，AXI传输的接收者（即从机，Slave）会有一个Slave侧的ID，具体传输的ID由Master侧决定。Master以及Slave一般都是一些具体的IP，例如ARM Core、SLC、DDR等，AXI总线的ID宽度可以配置，然而配置的AXI总线的ID位宽都有限制，并不是完全随意的。并且，为了避免总线死锁，在一些总线类的IP（例如CoreLink）中会对传递到Slave侧的ID位宽进行扩展。

当Master侧的ID位宽小于Slave侧的ID位宽时，从Master到Slave的ID可以选择在Slave侧进行补0，从Slave到Master的ID可以在Master侧截取，很容易解决这一类ID位宽不匹配的问题。而当Master侧的ID位宽大于Slave侧的ID位宽时，却无法这么做，因为从Master到Slave的ID如果进行截取的话会丢失信息，Master无法根据Slave回复的ID将请求以及响应的数据匹配上，导致无法进行正常传输。因此，当这种场景发生时，需要对AXI 总线的ID进行压缩。

而如果使用哈希的方式进行ID的散列，将压缩前的ID与压缩后的ID进行映射，则有可能出现哈希碰撞，导致两个不同的ID转换出来相同的ID，进而导致无法根据Slave回复的ID准确度查找出原始的ID。此外，在常见的系统中，AXI的Outstanding能力（是指AXI的Master不需要等到response，就可以持续发写命令的个数，也即是“在路上”的写命令个数）总是比ID的位宽所能表示的传输个数要小得多，因此，这样的完全映射也是不必要的。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种AXI总线的ID压缩装置及方法，能够非常简便地对AXI总线的ID进行压缩，并且不会影响原有AXI总线传输的性能。

为实现上述目的，按照本发明的一个方面，提供了一种AXI总线的ID压缩装置，包括：映射关系生成模块、第一映射模块和第二映射模块；映射关系生成模块用于生成与主机侧地址通道ID对应的新ID，以及生成主机侧地址通道ID与新ID的映射关系表；第一映射模块用于根据映射关系生成模块生成的新ID，生成从机侧地址通道ID；第二映射模块用于根据从机侧响应ID查找映射关系表，生成主机侧响应ID。