[发明专利]一种用于模数转换器的逻辑控制装置、方法及电子设备

说明书

本申请提出了一种用于模数转换器的逻辑控制装置、方法及电子设备，该逻辑控制装置包括相位发生器、斜率检测器、移位寄存器和数字延迟开关单元；其中，相位发生器，用于生成时钟信号，并输出至斜率检测器作为本地时钟；斜率检测器，用于检测接收的输入电压的斜率，并输出对应的开关使能信号；移位寄存器，用于接收模数转换器输出的比较结果，输出对应的移位控制信号；数字延迟开关，用于接收移位寄存器输出的移位控制信号，并根据移位控制信号控制数字延迟开关单元的开关状态，以控制模数转换器中的信号折叠电路的工作状态。本申请能够简化逻辑控制装置结构，降低器件功耗。

技术领域

本申请涉及集成电路技术领域，具体涉及一种用于模数转换器的逻辑控制装置、方法及电子设备。

背景技术

模数转换器（Analog-to-Digital Converte，ADC）可被用于将“真实世界”的模拟信号转换成更适合数字处理的信号。典型模数转换器可接收来自模拟源的模拟信号，将模拟信号转换成可由数字电路处理的数字形式，例如，将从天线或麦克风等获得的模拟信号，转换成可由诸如逻辑或微处理器处理的数字形式(即“1”和“0”的信号)。

现有技术中存在各种形式的模数转换器，例如Flash ADC，通过使用一组比较器检测模拟信号的不同电压范围从而产生对应的数字信号，从而使用数字信号来表达对应检测到的电压值；又例如逐次逼近ADC，通过使用反馈环中的内部模数转换器迭代地改进数字信号的估计值，直至估计值具有预期分辨率。但是，在对现有技术的研究与实践的过程中，本申请的发明人发现，现有模数转换器中的逻辑控制装置结构较为复杂，进而导致功耗较高。

前面的叙述在于提供一般的背景信息，并不一定构成现有技术。

发明内容

针对上述技术问题，本申请提供一种用于模数转换器的逻辑控制装置、方法及电子设备，简化逻辑控制装置结构，降低器件功耗。

本申请提供了一种用于模数转换器的逻辑控制装置，包括相位发生器、斜率检测器、移位寄存器和数字延迟开关单元；所述相位发生器与所述斜率检测器连接，所述移位寄存器与所述数字延迟开关单元连接；所述相位发生器、斜率检测器、移位寄存器和数字延迟开关的供电电压均为输入电压；

所述相位发生器，用于生成时钟信号，并输出至所述斜率检测器作为本地时钟；

所述斜率检测器，用于检测接收的所述输入电压的斜率，并输出对应的开关使能信号；

所述移位寄存器，用于接收所述模数转换器输出的比较结果，输出对应的移位控制信号；

所述数字延迟开关，用于接收所述移位寄存器输出的移位控制信号，并根据所述移位控制信号控制所述数字延迟开关单元的开关状态，以控制所述模数转换器中的信号折叠电路的工作状态。

可选地，所述数字延迟开关单元包括第一数字延迟开关和第二数字延迟开关，所述第一数字延迟开关和第二数字延迟开关均与所述移位寄存器连接；所述模数转换器包括比较器，所述比较器包括第一比较器和第二比较器；

所述第一数字延迟开关，用于根据接收的所述移位寄存器输出的移位控制信号控制所述模数转换器中的信号折叠电路的工作状态；

所述第二数字延迟开关，用于根据接收的所述移位寄存器输出的移位控制信号控制所述模数转换器中的信号折叠电路的工作状态。

可选地，所述检测接收的所述输入电压的斜率，并输出对应的开关使能信号，包括：

检测所述输入电压的斜率；

根据所述输入电压的斜率，输出分别用于控制所述第一比较器分段工作的第一开关使能信号和用于控制所述第二比较器分段工作的第二开关使能信号。