[发明专利]一种存储器及电子设备在审
申请号: | 202211613040.4 | 申请日: | 2022-12-15 |
公开(公告)号: | CN116072161A | 公开(公告)日: | 2023-05-05 |
发明(设计)人: | 李卓;冯煊;韩承佑;张慧;刘立伟;杨明;张定昌 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | G11C5/06 | 分类号: | G11C5/06;G11C5/02 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 丁睿 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 存储器 电子设备 | ||
本申请公开了一种存储器及电子设备,用以提高存储器的计算量。本申请实施例提供的一种存储器,存储器包括多个存储单元,存储单元包括:衬底基板,位于衬底基板一侧的存储电路和传输电路;传输电路与存储电路电连接;存储电路用于存储数据;传输电路用于向存储电路写入数据或从存储电路读取数据;传输电路与存储电路堆叠设置;传输电路在衬底基板的正投影与存储电路在衬底基板的正投影具有交叠。
技术领域
本申请涉及存储器技术领域,尤其涉及一种存储器及电子设备。
背景技术
目前,存算一体芯片的存算电路通常由多个晶体管组成。基于硅基的晶体管迁移率高,宽长比可实现纳米级别,存算一体芯片大部分都以硅基为衬底,从而实现存算单元面积小,数量多,计算量高的目的。但为扩展存算芯片的应用场景,降低成本,柔性的存算芯片是一种最佳选择。
为实现携带存算一体芯片的柔性产品,可在柔性衬底上制备存算电路,但由于柔性衬底的限制,相比于在硅基衬底制作晶体管,在柔性衬底上制作的晶体管的宽长比更大,即存算电路的面积增大,不改变芯片尺寸的情况下,导致了芯片包括的存算电路的数量减小,导致芯片算量减小。
发明内容
本申请实施例提供了一种存储器及电子设备,用以提高存储器的计算量。
本申请实施例提供的一种存储器,存储器包括多个存储单元,存储单元包括:衬底基板,位于衬底基板一侧的存储电路和传输电路;传输电路与存储电路电连接;
存储电路用于存储数据;传输电路用于向存储电路写入数据或从存储电路读取数据;
传输电路与存储电路堆叠设置;
传输电路在衬底基板的正投影与存储电路在衬底基板的正投影具有交叠。
在一些实施例中,存储电路包括:第一反相器和第二反相器,传输电路包括:第一晶体管和第二晶体管;
第一晶体管在衬底基板的正投影位于第一反相器在衬底基板的正投影内;
第二晶体管在衬底基板的正投影位于第二反相器在衬底基板的正投影内。
在一些实施例中,第一反相器包括:第三晶体管和第四晶体管;第二反相器包括:第五晶体管和第六晶体管;
第三晶体管的栅极与第四晶体管的栅极电连接,第三晶体管的漏极与第四晶体管的源极电连接;第五晶体管的栅极与第六晶体管的栅极电连接,第五晶体管的漏极与第六晶体管的源极电连接;第三晶体管的源极与第五晶体管的源极电连接,第四晶体管的漏极与第六晶体管的漏极电连接;
第一晶体管的漏极与第三晶体管的漏极、第四晶体管的源极、第五晶体管的栅极、第六晶体管的栅极电连接;
第二晶体管的漏极与第五晶体管的漏极、第六晶体管的源极、第三晶体管的栅极、第四晶体管的栅极电连接;
第一晶体管在衬底基板的正投影位于第三晶体管在衬底基板的正投影内;
第二晶体管在衬底基板的正投影位于第五晶体管在衬底基板的正投影内。
在一些实施例中,第一晶体管位于第三晶体管的栅极背离衬底基板的一侧;第一晶体管在衬底基板的正投影位于第三晶体管的源极和漏极在衬底基板的正投影之间的区域;
第二晶体管位于第五晶体管的栅极背离衬底基板的一侧;第二晶体管在衬底基板的正投影位于第五晶体管的源极和漏极在衬底基板的正投影之间的区域。
在一些实施例中,第一晶体管的源极和漏极与第三晶体管的源极和漏极同层设置;
第二晶体管的源极和漏极与第五晶体管的源极和漏极同层设置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211613040.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种核电厂循环水流量调节的方法
- 下一篇:一种抗裂抹面砂浆及其制备方法