[发明专利]写入加速器缓冲和休眠

说明书

本申请涉及写入加速器缓冲和休眠。存储器系统可起始进入第一功率模式的第一操作，所述第一功率模式具有比第二功率模式更低的功率消耗。在一些情况下，所述存储器系统可基于起始所述第一操作而确定存储在与写入加速器信息相关联的单层级单元的缓冲器中的数据的量是否满足阈值。所述存储器系统可基于确定数据的所述量是否满足所述阈值而确定是否执行将存储在单层级单元的所述缓冲器中的所述量的数据传送到包括多层级单元的存储器的一部分的第二操作。所述存储器系统可基于确定执行将所述量的数据从所述缓冲器传送到存储器的所述部分的所述第二操作而进入所述第一功率模式。

交叉参考

本申请要求波尔齐奥(PORZIO)等人于2021年12月20日提交的标题为“写入加速器缓冲和休眠(WRITE BOOSTER BUFFER AND HIBERNATE)”的第17/645,265号美国专利申请的优先权，所述申请转让给本受让人且以引用的方式明确并入本文中。

技术领域涉及用于存储器的一或多个系统，且更具体地说，涉及写入加速器缓冲和休眠。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程到通常对应于逻辑1或逻辑0的两种支持状态中的一种。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一者可由存储器单元存储。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性地刷新，否则易失性存储器单元(例如，DRAM单元)可能随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

发明内容

描述一种设备。所述设备可包含：存储器系统；以及控制器，其与所述存储器系统耦合，其中所述控制器经配置以使得所述设备进行以下操作：在所述存储器系统处起始进入第一功率模式的第一操作，所述第一功率模式具有比第二功率模式更低的功率消耗；至少部分地基于起始进入所述第一功率模式的所述第一操作而确定存储在与写入加速器信息相关联的单层级单元的缓冲器中的数据的量是否满足阈值；至少部分地基于确定数据的所述量是否满足所述阈值而确定是否执行将存储在单层级单元的所述缓冲器中的所述量的数据传送到包括多层级单元的存储器的一部分的第二操作；以及至少部分地基于确定执行将所述量的数据从所述缓冲器传送到存储器的所述部分的所述第二操作而进入所述第一功率模式。

描述了一种存储代码的非暂时性计算机可读媒体。所述代码包括指令，所述指令可由处理器执行以：在存储器系统处起始进入第一功率模式的第一操作，所述第一功率模式具有比第二功率模式更低的功率消耗；至少部分地基于起始进入所述第一功率模式的所述第一操作而确定存储在与写入加速器信息相关联的单层级单元的缓冲器中的数据的量是否满足阈值；至少部分地基于确定数据的所述量是否满足所述阈值而确定是否执行将存储在单层级单元的所述缓冲器中的所述量的数据传送到包括多层级单元的存储器的一部分的第二操作；以及至少部分地基于确定执行将所述量的数据从所述缓冲器传送到存储器的所述部分的所述第二操作而进入所述第一功率模式。