[发明专利]大尺寸器件光刻拼接系统、方法、存储介质及设备

说明书

本申请提供大尺寸器件光刻拼接系统、方法、存储介质及设备，本发明采用CMOS图像传感器像素级拼接技术，对CIS芯片进行拼接和像素扩展，通过光刻技术方案实现像素的二维柔性扩展，以解决光刻机视场不足导致的像素尺寸无法无限增大的技术需求，同时通过对位精度校准解决了拼接过程中出现的拼接缺陷，并采用不同区域曝光最大限度减少重复曝光次数，以提高拼接效率和拼接精度，从而实现亿万级像素二维可扩展拼接，提高CIS芯片的像素大小和分辨率，使其能达到天文观测、宇航工程等领域的应用需求。

技术领域

本申请涉及CMOS图像传感器芯片设计实现技术领域，特别是涉及大尺寸器件光刻拼接系统、方法、存储介质及设备。

背景技术

大面阵超高清全速CMOS图像传感器由于其分辨率高、图像清晰细腻，细节保存完好，在高端工业检测、卫星拍摄、军事领域方面有广泛的应用前景。

图像传感器面阵规模以及像素尺寸是影响成像幅宽和分辨率的主要原因之一，目前图像传感器在这两个方面均已取得了较大的进展，CCD和CMOS作为可以选择的两类主流成像器件，单芯片最大像素规模均已达到千万级级别，像素尺寸也到了3um水平。但是对于空间分辨率要求很高的应用场景下，此类级别的图像传感器芯片还无法满足应用需求，能够选择的技术方向便是小规模面阵芯片拼接以达到系统对像素规模的要求。

随着对CMOS图像传感器研究的不断深入和制造工艺水平的不断提高,CMOS朝着更大像素规模、更大阵列尺寸的方向发展,以满足日益增长的应用需求。虽然制作亿级阵列CIS芯片所用的晶圆片能够满足其尺寸要求,但是光刻机的最大曝光视场达不到制作亿级阵列CIS芯片的要求。

由于光刻机最大曝光视场的限制,光刻不能通过一次曝光将掩模版上一个完整的CIS图形转移到晶圆片上,需要采用拼接曝光的方式进行光刻工艺制作。仅依靠光刻机的精确定位对图形进行拼接,图形拼接处可能产生变形、不连贯、线条变宽或变窄等图形缺陷问题,特别是需要刻蚀的大面积图形光刻层次,刻蚀工艺后会进一步放大光刻拼接曝光产生的图形缺陷,严重影响工艺制作图形质量,影响大阵列CIS性能指标。在CIS成像时,相应拼接图形位置会产生固定图形噪声,影响CIS成像质量。因此，需要研究光刻拼接技术，研究像素二维柔性扩展拼接方案，实现亿级阵列扩展技术方案。

发明内容

鉴于以上所述现有技术的缺点，本申请的目的在于提供大尺寸器件光刻拼接系统、方法、存储介质及设备，用于解决在CIS成像时,相应拼接图形位置会产生固定图形噪声,影响CIS成像质量的技术问题。

为实现上述目的及其他相关目的，本申请的第一方面提供一种大尺寸器件光刻拼接系统，包括：CMOS图像传感器芯片光刻板，其光刻区域包括待拼接芯片区和虚拟曝光区；光刻板的待拼接芯片区用于放置可重复拼接功能单元；所述可重复拼接功能单元包括像素区、行列选择区及列读出电路区；光刻板的虚拟曝光区用于放置非重复拼接功能单元、套刻对准标记和测量标记；晶圆，其分为芯片功能部分和虚拟曝光部分；晶圆的虚拟曝光部分亦放置有套刻对准标记；其中，晶圆的芯片功能部分由若干组对称的功能单元拼接而成，与光刻板中对应的待拼接芯片区依次进行拼接曝光以拼接光刻形成完整的功能单元，并通过套刻测量结果检测光刻拼接精度。

于本申请的第一方面的一些实施例中，所述光刻板的光刻区域中的待拼接芯片区和虚拟曝光区均设有遮光带进行隔离。

于本申请的第一方面的一些实施例中，晶圆上虚拟曝光部分所设置的套刻对准标记包括当层精度对准图形和前层精度对准图形。

于本申请的第一方面的一些实施例中，所述当层精度对准图形为组合图形，其由多个子对准精度图形组合而成，以通过子对准精度图形的重叠程度来测量两次曝光的对准精度。

于本申请的第一方面的一些实施例中，通过重复曝光拼接形成各种重复拼接功能单元的超大尺寸图形，包括1×2尺寸图形，该图形有一个重复拼接功能单元在左侧且一个重复拼接功能单元在右侧，拼接形成一排两列的图形。