[发明专利]一种机载雷达信号处理系统架构

说明书

本发明公开了一种机载雷达信号处理系统架构，包括射频处理蒙皮单元、网络交换单元和信号处理单元；使用多核通用CPU+GPU的组合作为雷达信号处理系统中的嵌入式超算单元，替代传统机载DSP阵列，为雷达处理算法提供算力支撑；应用以太网RDMA通讯方式，增大雷达信号处理平台传输带宽，将多通道、多脉冲子阵数据全部通过网络交换单元送至CPU+GPU为核心的信号处理单元，基于RDMA方式设计pingpong传输‑运算流水线，在对嵌入式超算单元中CPU资源低占用的情况下，发挥平台高性能运算优势；基于标准中间件接口，将机载雷达信号处理算法组件化，便于设计师对雷达算法进行跨平台的实现、移植和加速，并对雷达信号处理算法算子组件进行基于嵌入式超算单元中异构计算资源的加速。

技术领域

本发明涉及嵌入式信号处理计算领域，具体涉及一种机载雷达信号处理系统架构。

背景技术

机载雷达信号处理涉及对大量的射频阵元子阵信号进行转换、滤波、信息提取的过程，雷达信号处理平台需要提供信号处理过程中数据传输的网络资源支持和算法实现过程中的算力资源支持。传统机载雷达信号处理系统使用FPGA+DSP为核心，基于SRIO网络的资源平台架构。由射频信号采样获取的整个雷达阵列多通道子阵信号由于数据量大，难以通过传统SRIO网络向DSP传递，故数字信号格式转换、下变频、基带信号提取、数字波束合成等雷达信号预处理过程在FPGA中实现，最终合成为单通道、小数据量信号，传递至信号处理单元的DSP中进行抗干扰处理、脉冲压缩、动目标检测等雷达算法处理步骤。

随着数字电路集成度发展，传统高性能DSP C6678现有的架构不再适于继续升级，TI公司已经实质性放弃了DSP的更新路线。另一方面，传统的机载雷达信号处理系统使用SRIO网络实现信号数据从射频前端采样到预处理平台到信号处理计算平台的传输，FPGA预处理设备、DSP阵列均具有SRIO接口。当前SRIO网络的发展到达瓶颈，业界应用的单通道SRIO差分信号传输速率每lane最高仅达到6.25GHz，远低于基于以太网通道传输每lane高达25Ghz的差分信号速率。

目前，机载雷达探测性能需求逐渐提高，基带信号频率、载波频率、采样频率提高，雷达阵列射频组件数量逐渐增多，且由传统集中式体制向新的分布式体制发展，同时，新一代基于空时自适应算法、自适应数字波束合成的雷达抗干扰算法逐渐在新一代机载雷达中得到应用，各类新体制雷达、新的雷达信号处理算法对机载雷达信号处理系统的算力需求进一步增大，多数新算法需要直接对多通道的子阵信号进行信息提取，实现抗干扰计算，而非只对多通道合成后的阵列整体单通道信号进行计算，此类复杂、多阵列多波形的大规模并行计算对雷达信号处理平台的数据传输能力和运算能力提出了较高的要求，传统基于SRIO网络的FPGA+DSP为核心的机载雷达处理架构已难以满足下一代机载雷达型号的需求。

发明内容

本发明的目的是提供一种机载雷达信号处理系统架构，用以克服现有技术难以满足实际使用需求的问题。

为了实现上述任务，本发明采用以下技术方案：

一种机载雷达信号处理系统架构，包括射频处理蒙皮单元、网络交换单元和信号处理单元，其中：

射频处理蒙皮单元由多个射频阵元组成的射频子阵和挂接到该子阵之后的RFSoC组成；其中子阵中的多个阵元采集雷达对应波段的射频信号，以电信号方式送至RFSoC进行处理；RFSoC中的射频电路对子阵不同阵元的射频信号进行射频处理和合成，并进行数字采样，形成单通道子阵数字信号；之后根据雷达信号处理流程需求在RFSoC的可编程逻辑单元中实现子阵信号预处理、下变频操作，最终生成雷达子阵级单通道基带信号，通过Serdes网络接口发送至网络交换单元；

网络交换单元使用FPGA，提供与射频处理蒙皮单元一一对应的Serdes网络接口，接收汇总所有射频处理蒙皮单元输出的雷达子阵级单通道基带信号；使用FPGA对接收到的各个通道的基带信号数据进行整体打包，形成多通道雷达子阵基带信号数据包，按照多脉冲的处理周期通过以太网RDMA方式发送至信号处理单元；