[发明专利]一种低导通电阻的MOSFET功率器件及其制备方法

说明书

本申请属于半导体技术领域，提供了一种低导通电阻的MOSFET功率器件及其制备方法，低导通电阻的MOSFET功率器件包括：半导体衬底、N型漂移区、P型阱区、P型掺杂区、源极掺杂区、源极、栅极、栅极介质层以及漏极。当MOSFET功率器件的栅极的电压超过了阈值电压，使得与栅极介质层接触的P型掺杂区和P型阱区的位置形成的通道都导通时，则MOSFET功率器件开始工作，由于P型掺杂区的导通电阻较小，因此可以使得MOSFET功率器件在工作时具有较小的导通电阻，如此使得在降低MOSFET功率器件导通电阻的同时还能使得MOSFET功率器件可以具有较大的阈值电压。

技术领域

本申请属于半导体技术领域，尤其涉及一种低导通电阻的MOSFET功率器件及其制备方法。

背景技术

随着集成电路集成度的提高，MOSFET功率器件由于耐高压、驱动电流大、输出功率大、开关特性好等突出优点，而经常应用于高压功率集成电路的设计中，尤其普遍应用于高压功放的场合，MOSFET功率器件的一个重要参数就是它的导通电阻。在实际应用中，导通电阻是和性能密切相关的一个重要参数，其大小与LDMOS的最大输出功率密切相关。

就高性能功率器件而言，除需要高的阈值电压外，还需要尽可能低的导通电阻。导通电阻总是随漂移区掺杂浓度的提高而减小，而阈值电压与漂移区掺杂浓度的关系通常比较复杂。因此，我们要优化阈值电压和导通电阻的关系，在保证一定的阈值电压下，尽可能的降低导通电阻，以获得尽可能大的输出功率。

由此可见，现有的LDMOS器件在阈值电压与导通电阻方面不能做到平衡。

发明内容

为了解决上述技术问题，本申请实施例提供了一种低导通电阻的MOSFET功率器件及其制备方法，旨在解决现有的LDMOS器件在阈值电压与导通电阻方面不能做到平衡的问题。

本申请实施例的第一方面提供了一种低导通电阻的MOSFET功率器件，所述低导通电阻的MOSFET功率器件包括：

半导体衬底；

N型漂移区，设于所述半导体衬底的正面；

P型阱区，设于所述N型漂移区上；

P型掺杂区，设于所述P型阱区上；

源极掺杂区，与所述P型掺杂区接触；

源极，与所述源极掺杂区和所述P型掺杂区接触；

栅极；

栅极介质层，设于所述栅极与所述N型漂移区、所述P型阱区、所述P型掺杂区以及所述源极掺杂区之间；

漏极，设于所述半导体衬底的背面。

在一个实施例中，所述N型漂移区为“L”型结构，所述P型阱区设于所述N型漂移区的水平部上。

在一个实施例中，所述P型阱区为“L”型结构；其中，所述P型掺杂区和所述源极掺杂区均设于所述P型阱区的水平部上。

在一个实施例中，所述源极掺杂区设于所述P型掺杂区中间位置，以将所述P型掺杂区分成第一P型掺杂单元和第二P型掺杂单元；其中，所述栅极介质层与所述第二P型掺杂单元接触。

在一个实施例中，所述第一P型掺杂单元的宽度大于所述第二P型掺杂单元的宽度。

在一个实施例中，所述栅极介质层设于所述源极掺杂区、所述P型掺杂区、所述P型阱区、所述N型漂移区上。

在一个实施例中，所述N型漂移区为“L”型结构，所述P型阱区设于所述N型漂移区的垂直部上，所述栅极介质层设于所述N型漂移区的水平部上。

在一个实施例中，P型掺杂区为“L”型结构，所述源极掺杂区设于所述P型掺杂区的水平部上。